阵列基板及显示面板的制作方法

文档序号:38250150发布日期:2024-06-06 23:41阅读:4471来源:国知局
阵列基板及显示面板的制作方法

本申请涉及显示面板领域,特别涉及一种阵列基板及显示面板。


背景技术:

1、阵列基板是各种显示装置中的重要结构,例如薄膜晶体管液晶显示装置(thinfilm transistor-liquid crystal display,tft-lcd)、有机发光二极管(organic light-emitting diode,oled)显示装置。

2、阵列基板包括衬底基板和形成在其表面的线路。阵列基板表面的线路结构比较精细,制备的工艺流程较长。在制备过程中,一些部位容易积累电荷最终形成静电放电,导致线路的部分结构被破坏。例如,在衬底基板的边缘通常分布有信号线,信号线的一端连接有静电防护电路,信号线与静电防护电路通过过孔相连。如果信号线上积累了较多的电荷,就很容易形成放电,灼伤甚至烧毁连接信号线与静电防护电路的过孔,影响信号线与静电防护电路之间的连接,降低了阵列基板的良率。


技术实现思路

1、本申请实施例提供了一种阵列基板及显示面板,能够降低静电放电导致连接信号线与静电防护电路的过孔被烧毁的可能,有利于提高阵列基板的良率。

2、本申请实施例的第一方面提供一种阵列基板,所述阵列基板包括:

3、衬底基板,具有显示区和非显示区;

4、第一信号线,位于所述非显示区;

5、静电防护电路,包括二极管环,所述二极管环位于所述非显示区,所述二极管环包括栅极图案层和源漏极图案层,所述源漏极图案层位于所述栅极图案层和所述第一信号线远离所述衬底基板的一侧,所述源漏极图案层与所述第一信号线通过第一过孔相连,所述源漏极图案层与所述栅极图案层通过第二过孔相连,所述第一过孔的面积大于所述第二过孔的面积。

6、在一些示例中,所述第一过孔包括多个子过孔,所述子过孔连接所述源漏极图案层与所述第一信号线,所述多个子过孔的面积之和大于所述第二过孔的面积。

7、在一些示例中,所述栅极图案层与所述第一信号线同层布置。

8、在一些示例中,所述栅极图案层包括第一栅极和第二栅极,所述第一栅极与所述第一信号线相连,所述第二栅极与所述第一栅极之间、所述第二栅极与所述第一信号线之间均具有间隙;

9、所述源漏极图案层包括第一源漏极层和第二源漏极层,所述第一源漏极层分别与所述第一栅极、所述第二栅极和所述第一信号线部分重叠,所述第二源漏极层分别与所述第一栅极和所述第二栅极部分重叠;

10、所述第一过孔连接所述第一源漏极层与所述第一信号线;

11、所述第二过孔连接所述第二源漏极层与所述第二栅极。

12、在一些示例中,所述栅极图案层还包括第三栅极和第四栅极,所述第三栅极与所述第二栅极相连,所述第四栅极与所述第三栅极之间、所述第四栅极与所述第二栅极之间均具有间隙;

13、所述源漏极图案层还包括第三源漏极层;

14、所述第三源漏极层分别与所述第三栅极、所述第四栅极部分重叠,所述第三源漏极层与所述第四栅极通过第三过孔相连,所述第三过孔的面积小于所述第一过孔的面积。

15、在一些示例中,所述第一信号线包括第一连接部和线状主体,所述第一连接部的宽度大于所述线状主体的宽度,所述第一连接部与所述第一源漏极层部分重叠,且通过所述第一过孔相连。

16、在一些示例中,所述栅极图案层还包括第二连接部,所述第二连接部与所述第二栅极相连,所述第二连接部与所述第二源漏极层部分重叠,且通过所述第二过孔相连。

17、在一些示例中,所述第一连接部的面积大于所述第二连接部的面积。

18、在一些示例中,所述静电防护电路还包括第二信号线,所述第二信号线与所述源漏极图案层同层布置且相连。

19、本申请实施例的第二方面还提供一种显示面板,所述显示面板包括对盒基板和如第一方面所述的阵列基板,所述对盒基板与所述阵列基板相对布置。

20、本申请实施例的第一方面通过在衬底基板上设置第一信号线和静电防护电路,静电防护电路与第一信号线相连,静电防护电路用于在阵列基板工作的过程中防止静电损伤阵列基板。静电防护电路包括二极管环,二极管环的源漏极图案层与第一信号线通过第一过孔相连,与栅极图案层通过第二过孔相连,使得在制备源漏极图案层的过程中,第一信号线内积累的静电电荷会通过第一过孔释放到制备源漏极图案层的膜层中。由于第一过孔的面积大于第二过孔的面积,因此第一信号线内积累的静电电荷能够更快速地通过第一过孔导入到制备源漏极图案层的膜层中,降低了第一过孔被静电灼伤、烧毁的可能性,有利于提高阵列基板的良率。

21、可以理解的是,上述第二方面的有益效果可以参见上述第一方面中的相关描述,在此不再赘述。



技术特征:

1.一种阵列基板,其特征在于,包括:

2.根据权利要求1所述的阵列基板,其特征在于,所述第一过孔(31a)包括多个子过孔(31d),所述子过孔(31d)连接所述源漏极图案层(222)与所述第一信号线(11),所述多个子过孔(31d)的面积之和大于所述第二过孔(31b)的面积。

3.根据权利要求1或2所述的阵列基板,其特征在于,所述栅极图案层(221)与所述第一信号线(11)同层布置。

4.根据权利要求3所述的阵列基板,其特征在于,所述栅极图案层(221)包括第一栅极(2211)和第二栅极(2212),所述第一栅极(2211)与所述第一信号线(11)相连,所述第二栅极(2212)与所述第一栅极(2211)之间、所述第二栅极(2212)与所述第一信号线(11)之间均具有间隙;

5.根据权利要求4所述的阵列基板,其特征在于,所述栅极图案层(221)还包括第三栅极(2213)和第四栅极(2214),所述第三栅极(2213)与所述第二栅极(2212)相连,所述第四栅极(2214)与所述第三栅极(2213)之间、所述第四栅极(2214)与所述第二栅极(2212)之间均具有间隙;

6.根据权利要求4或5所述的阵列基板,其特征在于,所述第一信号线(11)包括第一连接部(111)和线状主体(112),所述第一连接部(111)的宽度大于所述线状主体(112)的宽度,所述第一连接部(111)与所述第一源漏极层(2221)部分重叠,且通过所述第一过孔(31a)相连。

7.根据权利要求6所述的阵列基板,其特征在于,所述栅极图案层(221)还包括第二连接部(2215),所述第二连接部(2215)与所述第二栅极(2212)相连,所述第二连接部(2215)与所述第二源漏极层(2222)部分重叠,且通过所述第二过孔(31b)相连。

8.根据权利要求7所述的阵列基板,其特征在于,所述第一连接部(111)的面积大于所述第二连接部(2215)的面积。

9.根据权利要求1所述的阵列基板,其特征在于,所述静电防护电路还包括第二信号线(21),所述第二信号线(21)与所述源漏极图案层(222)同层布置且相连。

10.一种显示面板,其特征在于,包括对盒基板和如权利要求1~9任一项所述的阵列基板,所述对盒基板与所述阵列基板相对布置。


技术总结
本申请属于显示面板领域,提供了一种阵列基板及显示面板,其中,阵列基板包括衬底基板、第一信号线和静电防护电路,衬底基板具有显示区和非显示区;第一信号线位于非显示区;静电防护电路包括二极管环,二极管环位于非显示区,二极管环包括栅极图案层和源漏极图案层,源漏极图案层位于栅极图案层和第一信号线远离衬底基板的一侧,源漏极图案层与第一信号线通过第一过孔相连,源漏极图案层与栅极图案层通过第二过孔相连。由于第一过孔的面积大于第二过孔的面积,因此第一信号线内积累的静电电荷能够更快速地通过第一过孔导入到制备源漏极图案层的膜层中,降低了第一过孔被静电灼伤、烧毁的可能性,有利于提高阵列基板的良率。

技术研发人员:吴川,叶利丹
受保护的技术使用者:惠科股份有限公司
技术研发日:
技术公布日:2024/6/5
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1