3D垂直互连封装结构及其制备方法与流程

文档序号:38960691发布日期:2024-08-14 14:15阅读:49来源:国知局

本发明属于半导体制造,涉及一种3d垂直互连封装结构及其制备方法。


背景技术:

1、存储芯片封装是半导体制造过程中的重要环节,它不仅可以保护芯片免受物理损伤和环境影响,还可确保芯片与外部电路的连接。随着技术的发展,存储芯片封装技术也在不断进步,以适应更高性能、更高密度和更小尺寸的需求。

2、目前存储芯片封装方式大概分为以下几种:1)引线键合(wire bond)封装,这是一种常见的封装技术,通过金属线将存储芯片上的微小焊盘连接起来,该方式价格低,但存储芯片需要错位堆栈,封装面积较大;2)硅通孔(tsv)封装,这是一种应用于高密度三维封装中的新兴互连技术,通过tsv实现堆叠的存储芯片的互连,但该方式价格成本较高。

3、因此,提供一种3d垂直互连封装结构及其制备方法,实属必要。


技术实现思路

1、鉴于以上所述现有技术的缺点,本发明的目的在于提供一种3d垂直互连封装结构及其制备方法,用于解决现有技术中芯片堆叠互连封装面积大、成本高的问题。

2、为实现上述目的及其他相关目的,本发明提供一种3d垂直互连封装结构的制备方法,包括以下步骤:

3、提供晶圆级支撑衬底;

4、于所述晶圆级支撑衬底上形成焊点接触层;

5、提供芯片,将所述芯片键合于所述焊点接触层上;

6、采用打线方式,于所述焊点接触层上形成金属线,所述金属线的第一焊点位于所述芯片的焊盘上且第二焊点位于所述焊点接触层上;

7、于所述焊点接触层上形成封装层,所述封装层包覆所述芯片及所述金属线;

8、去除所述晶圆级支撑衬底及所述焊点接触层;

9、于所述封装层上形成粘合贴膜;

10、进行切割工艺形成独立设置的芯片电连结构,且所述芯片电连结构的侧面显露所述金属线;

11、提供基板;

12、基于所述粘合贴膜将多个所述芯片电连结构自下而上依次堆叠在所述基板上,以于所述基板上形成芯片堆栈结构;

13、于所述芯片堆栈结构的侧面形成导电胶层,所述导电胶层连接显露的所述金属线,且所述导电胶层与所述基板电连接。

14、可选地,形成所述导电胶层的方法包括涂胶法或喷墨打印法中的一种或组合。

15、可选地,所述芯片包括存储芯片。

16、可选地,去除所述焊点接触层后,还包括进行研磨减薄的工艺步骤。

17、可选地,形成的所述导电胶层垂直于所述基板。

18、可选地,进行切割工艺形成独立设置的所述芯片电连结构的方法包括机械切割或激光切割中的一种或组合。

19、可选地,所述金属线具有金属线水平区,且进行切割工艺后,所述芯片电连结构的侧面显露所述金属线水平区。

20、本发明还提供一种3d垂直互连封装结构,所述3d垂直互连封装结构包括:

21、基板;

22、芯片堆栈结构,所述芯片堆栈结构位于所述基板上,包括自下而上依次堆叠的多个芯片电连结构,所述芯片电连结构包括粘合贴膜、芯片、金属线及封装层,所述芯片位于所述粘合贴膜上,所述金属线的第一端与所述芯片的焊盘电连接,所述封装层包覆所述芯片及所述金属线且显露所述金属线的第二端;

23、导电胶层,所述导电胶层位于所述芯片堆栈结构的侧面,所述导电胶层连接显露的所述金属线且与所述基板电连接。

24、可选地,所述芯片包括存储芯片。

25、可选地,所述导电胶层垂直于所述基板。

26、如上所述,本发明的3d垂直互连封装结构及其制备方法,通过打线、封装、切割的方式形成侧面显露金属线的芯片电连结构,并将多个芯片电连结构堆叠形成芯片堆栈结构后,在芯片堆栈结构的侧面形成导电胶层,通过导电胶层连接显露的金属线并与基板电连接。

27、本发明的3d垂直互连封装结构不需要错位就能实现3d堆栈封装,因此封装面积小,且不需要昂贵的tsv工艺制程,成本较低。



技术特征:

1.一种3d垂直互连封装结构的制备方法,其特征在于,包括以下步骤:

2.根据权利要求1所述的3d垂直互连封装结构的制备方法,其特征在于:形成所述导电胶层的方法包括涂胶法或喷墨打印法中的一种或组合。

3.根据权利要求1所述的3d垂直互连封装结构的制备方法,其特征在于:所述芯片包括存储芯片。

4.根据权利要求1所述的3d垂直互连封装结构的制备方法,其特征在于:去除所述焊点接触层后,还包括进行研磨减薄的工艺步骤。

5.根据权利要求1所述的3d垂直互连封装结构的制备方法,其特征在于:形成的所述导电胶层垂直于所述基板。

6.根据权利要求1所述的3d垂直互连封装结构的制备方法,其特征在于:进行切割工艺形成独立设置的所述芯片电连结构的方法包括机械切割或激光切割中的一种或组合。

7.根据权利要求1所述的3d垂直互连封装结构的制备方法,其特征在于:所述金属线具有金属线水平区,且进行切割工艺后,所述芯片电连结构的侧面显露所述金属线水平区。

8.一种3d垂直互连封装结构,其特征在于,所述3d垂直互连封装结构包括:

9.根据权利要求8所述的3d垂直互连封装结构,其特征在于:所述芯片包括存储芯片。

10.根据权利要求8所述的3d垂直互连封装结构,其特征在于:所述导电胶层垂直于所述基板。


技术总结
本发明提供一种3D垂直互连封装结构及其制备方法,通过打线、封装、切割的方式形成侧面显露金属线的芯片电连结构,并将多个芯片电连结构堆叠形成芯片堆栈结构后,在芯片堆栈结构的侧面形成导电胶层,通过导电胶层连接显露的金属线并与基板电连接。本发明的3D垂直互连封装结构不需要错位就能实现3D堆栈封装,因此封装面积小,且不需要昂贵的TSV工艺制程,成本较低。

技术研发人员:陈彦亨,林正忠
受保护的技术使用者:盛合晶微半导体(江阴)有限公司
技术研发日:
技术公布日:2024/8/13
网友询问留言 留言:0条
  • 还没有人留言评论。精彩留言会获得点赞!