一种mos管的制作方法
【专利摘要】本实用新型涉及一种MOS管，MOS管呈阵列排布的多个栅极单元，每个栅极单元呈正方形，每个栅极单元包括四个边部以及四个角区，相邻的两个栅极单元之间间隔预定距离，其中至少具有互相相邻的四个栅极单元，该四个栅极单元都具有一个角区与其他三个栅极单元的角区相邻且对应；位于各个栅极单元内的漏极区；位于各个栅极单元内的漏极区的中心处的漏极接触孔；位于各个栅极单元之间的源极区；位于所述四个栅极单元的相互相邻的四个角区围绕的源极区的中心处的源极接触孔。本实用新型实施例针对需要较大漏极间距的功率器件设计了新型版图结构，减小了芯片面积。
【专利说明】
-种MOS管
技术领域
[0001] 本实用新型涉及一种集成电路设计，特别涉及M0S管版图设计。
【背景技术】
[0002] 在许多集成电路中，有时需要宽长比特别大的功率M0S管。宽长比是指沟道宽度与 沟道长度的比值，宽长比较大有助于导通较大电流。现有技术中已经存在一些关于功率M0S 管的版图设计方案来减小版图面积。但是一些功率M0S管还需要直接连接到芯片管脚，这些 功率M0S通常需要遵循防静电设计规则来实现一定的抗静电性能。一般防静电设计规则需 要这些功率M0S管存在较大的漏极接触孔到沟道间距，这个间距一般也被称为漏极间距 (Drain Space)。对于较大面积的功率器件，无法在制造时保证功率器件各部分的击穿电压 完全相等，所以一种可能的解决方案是增加漏极间距来对功率器件的每处局部进行限流， 这样可以实现某些先击穿的部分的静电泄放电流被限制，直到功率器件的各部分都被击 穿，共同来泄放较大的静电泄放电流，从而避免某些局部被过大的电流所永久损坏。图1是 传统交错条形(Alterative Bar)结构的功率器件，如果增大漏极间距，其所需的芯片面积 较大。 【实用新型内容】
[0003] 本实用新型提供一种解决上述问题的M0S管。在一个实施例中，M0S管包括呈阵列 排布的多个栅极单元，每个栅极单元呈正方形，每个栅极单元包括四个边部以及四个角区， 相邻的两个栅极单元之间间隔预定距离，其中至少具有互相相邻的四个栅极单元，该四个 栅极单元都具有一个角区与其他三个栅极单元的角区相邻且对应;位于各个栅极单元内的 漏极区；位于各个栅极单元内的漏极区的中心处的漏极接触孔;位于各个栅极单元之间的 源极区;位于所述四个栅极单元的相互相邻的四个角区围绕的源极区的中心处的源极接触 孔。
[0004] 优选地，栅极单元的角区具有呈斜角或圆弧形的顶角。
[0005] 优选地，源极接触孔和漏极接触孔为圆形或等边的多边形。
[0006] 进一步优选地，源极接触孔的边与栅极的各边可以呈45度角或135度角。或者，漏 极接触孔和源极接触孔为正方形时，各自的正方形彼此成45度角旋转关系。
[0007] 本实用新型实施例针对需要较大漏极间距的功率器件设计了新型版图结构，减小 了芯片面积。
【附图说明】
[0008] 图1是传统交错条形(Alterative Bar)结构的功率器件；
[0009] 图2是本实用新型实施例的M0S管版图。
【具体实施方式】
[0010]下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。
[0011]图2是本实用新型实施例的M0S管版图。如图2所示，M0S管版图中，几乎所有的区域 都覆盖了有源区，有源区被栅极区域分割成源极区域和漏极区域。可以利用自对准技术，实 现栅极位置分别与源和漏位置的自对准，由此降低珊对源漏的覆盖电容，提高电路的开关 速度。此外，注入层会覆盖整个有源区。以NM0S为例，N+注入层还会覆盖整个有源区，为了简 化说明，图2中未画出N+注入层。
[0012] 栅极区域包括呈阵列排布的多个栅极单元，图中例示了栅极单元22-1，22-2，22-3 和22-4,相邻的两个栅极单元之间间隔预定距离。其余栅极单元按同理排布。每个栅极单元 呈近似正方形，每个栅极单元包括四个边部以及四个角区，该四个栅极单元都具有一个角 区与其他三个栅极单元的角区相邻且对应。在一个例子中，栅极单元在四个角上呈斜角。栅 极单元的四个角也可以采用圆弧形。
[0013] 源极区域位于栅极单元之间。在相邻四个栅极单元22-1，22-2,22-3和22-4之间、 相互相邻的四个角区围绕的源极区的中心处放置一个或几个源极接触孔26。在一个例子 中，源极接触孔可为正方形，并且/或者源极接触孔的边与栅极的各边可以呈45度角或135 度角。源极接触孔还可为圆形，或等边的多边形(边数例如可为4-8)。
[0014] 每个栅极单元（例如22-1)中间的区域为漏极区域。漏极区域通常设置有接触孔 (例如24-1，24-2，24-3，24-4)。漏极接触孔的形状一般和源极接触孔一致。漏极接触孔和源 极接触孔为正方形时，各自的正方形可彼此成45度角旋转关系。漏极接触孔（24-1，24-2， 24-3和24-4)到任何沟道距离都等于或大于一定的最小漏极间距。最小漏极间距是由希望 通过的静电测试标准决定，例如希望通过2千伏静电测试和通过4千伏静电测试，其值可能 不一样。
[0015]由漏极接触孔24_1，24_2，24_3和24_4为顶点的虚线框可定义一个重复单兀，功率 M0S管版图可由此重复单元或其镜像图像重复拼凑而成。在这样的一个重复单元中，每个源 极接触孔的电流分别流向（或来自）周边的四个漏极接触孔，每个漏极接触孔大约接收(或 提供)1/4的来自（去)该源极接触孔的电流，反之同理，每个漏极接触孔的电流分别流向（或 来自）周边的四个源极接触孔，每个源极接触孔大约接收(或提供)1/4的来自（去往)该源极 接触孔的电流。在一个例子中，重复单元为正方形。
[0016]如此设计有助于让相邻的栅极单元间距更近，从而得到在相同芯片面积的条件下 取得更大等效M0S管沟道宽度的效果。
[0017] 对于功率器件来说，通常希望宽长比足够大，所以通常M0S功率器件的长度被设置 为最小多晶硅栅极宽度。在标准自对准M0S工艺中，栅极宽度用来定义M0S管的沟道长度。一 般可通过定义单位有效M0S管宽度的面积消耗来比较功率器件的面积有效性，实现单位有 效M0S管宽度所需的面积越小越优。
[0018] 下面计算并比较本实用新型实施例和现有技术的单位有效M0S管宽度的面积消 耗。
[0019] 设最小多晶娃(栅极）宽度为dg，最小接触孔宽度为dc，最小源极接触孔到栅极间 距为ds，漏极接触孔到栅极间距为dd。在一个典型0.5wii工艺中，dg = 0.5wii，dc = 0.4lim，dd =1.2iim，ds = 0.3iim〇
[0020] 可以计算重复单元的边长为：
[0021 ]义2 = dc + 2 x W + 2 x t/g + ViiA.
[0022]因此，X2 = 4.224mi。其中，下脚标2指代本实用新型实施例。
[0023]对于图2所示重复单元，由于拐角处导通不理想，因此拐角的有效宽度需要根据实 验测量的经验值确定。根据经验公式每个拐角的有效宽度为
[0025]重复单元的有效M0S管宽度为
[0026] W2 = (8Xdd+(0.55/2) XdgX4)
[0027] 因此，W2 = 10.15ym。
[0028] 重复单元面积为：
[0029] S2=X2XX2 = 17.8W
[0030] 单位有效M0S管宽度的面积消耗入为
[0032] 计算可得:人2=l. 76
[0033] 而对于图1所示的现有技术方案(下脚标1指代现有技术），可以计算重复单元的面 积为：
[0034] SI =K X (dc+ds+dd+dg)
[0035]重复单元的有效M0S管宽度为：
[0036] ffl=K
[0037] 则单位有效M0S管宽度的面积消耗心为
[0039] 计算可得人1 = 2.4
[0040] 所以山>A2成立。
[0041]可见本实用新型实施例比现有技术图1，单位有效M0S管宽度的面积消耗更小。反 过来说，同等面积来说，本实用新型实施例的单位有效M0S管宽度更大。一般而言，栅极宽度 即为沟道长度。沟道长度越小，器件导通电流能力越强。因此，同等面积来说，本实用新型实 施例提供更强的导通电流能力。
[0042]另外，本实用新型中每个漏极接触孔到每个源极接触孔的间距完全相等，结构对 称性好，其抗静电特性更佳。
[0043]以上所述的【具体实施方式】，对本实用新型的目的、技术方案和有益效果进行了进 一步详细说明，所应理解的是，以上所述仅为本实用新型的【具体实施方式】而已，并不用于限 定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替 换、改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1. 一种MOS管，包括： 呈阵列排布的多个栅极单元，每个栅极单元呈正方形，每个栅极单元包括四个边部以 及四个角区，相邻的两个栅极单元之间间隔预定距离，其中至少具有互相相邻的四个栅极 单元，该四个栅极单元都具有一个角区与其他三个栅极单元的角区相邻且对应； 位于各个栅极单元内的漏极区； 位于各个栅极单元内的漏极区的中心处的漏极接触孔； 位于各个栅极单元之间的源极区； 位于所述四个栅极单元的相互相邻的四个角区围绕的源极区的中心处的源极接触孔。2. 如权利要求1所述的M0S管，其中栅极单元的角区具有呈斜角或圆弧形的顶角。3. 如权利要求1所述的M0S管，其中源极接触孔和漏极接触孔为圆形或等边的多边形。4. 如权利要求1所述的M0S管，其中源极接触孔的外边缘与对应的栅极单元的对应角区 的外边缘平行，呈45度角或135度角。5. 如权利要求3所述的M0S管，其中漏极接触孔和源极接触孔为正方形时，各自的正方 形彼此成45度角旋转关系。
【文档编号】H01L29/423GK205452293SQ201521131947
【公开日】2016年8月10日
【申请日】2015年12月30日
【发明人】王钊
【申请人】无锡中感微电子股份有限公司