一种GaN增强耗尽型MOS?HEMT器件的制作方法
【专利摘要】本实用新型提供了一种GaN增强耗尽型MOS?HEMT器件，包括由下至上依次形成的衬底、SiN/AlN成核层、第一GaN缓冲层、AlN/GaN空间隔离层、第二GaN缓冲层、AlN势垒层及GaN 帽层，第二GaN缓冲层与AlN势垒层之间形成二维电子气；还包括分别位于器件两端的第一隔离区和第二隔离区，第一隔离区和第二隔离区分别从GaN 帽层的上表面开始刻蚀并向下延伸至第一GaN缓冲层内部；还包括漏极、增强型栅极、第一源极、耗尽型栅极及第二源极；从GaN 帽层上表面刻蚀至AlN势垒层形成窗口区域，增强型栅极浸入窗口区域内，增强型栅极与窗口区域之间、耗尽型栅极与GaN 帽层之间生长有Al2O3修复层。本实用新型解决了现有器件短沟效应明显、成品率低、栅极泄露电流、成本高的问题。
【专利说明】
一种GaN増强耗尽型MOS-HEMT器件
技术领域
[0001]本实用新型涉及半导体制造技术领域，特别是涉及一种GaN增强耗尽型MOS-HEMT器件。
【背景技术】
[0002]硅基芯片经历几十年发展，随着Si基CMOS尺寸不断缩小，其频率性能也不断提高，预计特征尺寸达到25nm时，其f τ可达490GHz。但Si材料的Johnson优值仅为0.5THzV，尺寸的缩小使Si基CMOS器件的击穿电压将远小于IV，这极大地限制了硅基芯片在超高速数字领域的应用。近年来，人们不断地寻找其替代品，由于宽禁带半导体氮化镓(GaN)材料具有超高的Johnson优值(5THzV)，当其器件沟道尺寸达到1nm量级时，击穿电压仍能保持10V左右，已逐渐的引起了国内外广泛的重视。在要求高转换效率和精确阈值控制、宽带、大动态范围的电路(如超宽带ADC、DAC)数字电子领域具有广阔和特殊的应用前景，支持国防通信、机载和空间系统。GaN基逻辑器件成为近几年超高速半导体领域研究的热点，正成为Si CMOS高速电路在数模和射频电路领域的后续发展中的有力竞争者，是国家重点支持的尖端技术，堪称信息产业的“心脏”。
[0003]采用GaN E/D HEMT形式的DCFL逻辑电路由于具有低功耗，单一电源，易于设计等优点，在国际上引起了广泛的关注，是制造LSI及VLSI电路的基础。但是，由于氮化物半导体由于缺少P沟道器件，无法形成低功耗的互补逻辑，增强型HEMT能够缓解缺少P沟道的问题，实现简化的电路结构，可以大大拓展该器件在低功耗数字电路中的应用。
[0004]但是国内增强型GaNHEMT制作工艺并不成熟，器件存在短沟效应明显、成品率低、棚■极泄露电流、成本尚等缺点。
【实用新型内容】
[0005]本实用新型的目的在于提供一种GaN增强耗尽型MOS-HEMT器件，能够解决现有器件短沟效应明显、成品率低、栅极泄露电流、成本高的问题。
[0006]为解决上述技术问题，本实用新型采用的一个技术方案是:提供一种GaN增强耗尽型MOS-HEMT器件，包括由下至上依次形成的衬底、SiN/AIN成核层、第一 GaN缓冲层、AlN/GaN空间隔离层、第二 GaN缓冲层、AlN势皇层及GaN帽层，所述第二 GaN缓冲层与AlN势皇层之间形成二维电子气;还包括分别位于器件两端的第一隔离区和第二隔离区，所述第一隔离区和第二隔离区分别从所述GaN帽层的上表面开始刻蚀并向下延伸至所述第一 GaN缓冲层内部;还包括漏极、增强型栅极、第一源极、耗尽型栅极及第二源极，所述增强型栅极位于漏极和第一源极之间，所述第一源极位于增强型栅极和耗尽型栅极之间，所述耗尽型栅极位于第一源极和第二源极之间；从所述GaN帽层上表面刻蚀至AlN势皇层形成窗口区域，所述增强型栅极浸入窗口区域内，所述漏极、第一源极、耗尽型栅极及第二源极形成于GaN帽层上，所述增强型栅极与窗口区域之间、耗尽型栅极与GaN帽层之间生长有Al2O3修复层。
[0007]区别于现有技术的情况，本实用新型的有益效果是:
[0008](I)该GaN M0S-HEMT器件结构采用超薄AlN势皇层与GaN帽层形成AlN/GaN异质结，该异质结与传统的AlGaN/GaN异质结相比，在维持相同的功率时，薄的AlN势皇层不仅能降低器件的短沟效应，而且不用槽栅结构就可获得更高频率的增强型器件性能和更好成品率，在高频大功率器件和数字电路方面更具优势；
[0009](2)采用全新的超薄势皇结构，其AlN势皇层厚度达到1.5nm，可满足微波毫米波器件应用等比例缩小的要求；
[0010](3)该GaN MOS-HEMT器件生产成本低，可把RF和混合信号电路的性能提升到更高层次，进一步推动下一代毫米波雷达收发组件技术的发展；
[0011](4)采用钝化Al2O3修复层对AlN/GaN异质结进行修复，形成MOS结构，实现超高开关态电流比的GaN器件，极大的改善栅极漏电流，提升器件击穿电压，减小E/D数字电路功耗。
【附图说明】
[0012]图1是本实用新型一个实施例的结构示意图。
【具体实施方式】
[0013]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0014]如图1所示，本实用新型提供的GaN增强耗尽型MOS-HEMT器件包括由下至上依次形成的衬底10、SiN/AIN成核层20、第一 GaN缓冲层30、AlN/GaN空间隔离层40、第二 GaN缓冲层50、A1N势皇层60及GaN帽层70，所述第二 GaN缓冲层50与AlN势皇层60之间形成二维电子气83;还包括分别位于器件两端的第一隔离区81和第二隔离区82，所述第一隔离区81和第二隔离区82分别从所述GaN帽层70的上表面开始刻蚀并向下延伸至所述第一 GaN缓冲层30内部;还包括漏极91、增强型栅极93、第一源极94、耗尽型栅极95及第二源极96，所述增强型栅极93位于漏极91和第一源极94之间，所述第一源极94位于增强型栅极93和耗尽型栅极95之间，所述耗尽型栅极95位于第一源极94和第二源极96之间；从所述GaN帽层70上表面刻蚀至AlN势皇层60形成窗口区域，所述增强型栅极93浸入窗口区域内，所述漏极91、第一源极94、耗尽型栅极95及第二源极96形成于GaN帽层70上，所述增强型栅极93与窗口区域之间、耗尽型栅极95与GaN帽层70之间生长有Al2O3修复层92。
[0015]本实用新型采用超薄AlN势皇层60与GaN帽层70形成AlN/GaN异质结，该AlN/GaN异质结一般采用MOCVD方法生长，其外延结构从下至上定义如下:
[0016]衬底10，主要为晶面的Si衬底10，包含但不限于S1、SiC、GaN、蓝宝石、Diamond，主要起支撑作用；
[0017]SiN/AIN成核层20，衬底10到第一 GaN缓冲层30之间的成核层，主要采用SiN/AIN结构，不掺杂，用于吸收衬底10与后续外延层之间因为晶格失配产生的应力，避免产生晶格驰豫；
[0018]第一GaN缓冲层30，衬底10到缓冲层50之间的缓冲层，主要采用Mg掺杂，可用于吸收衬底10与后续外延层之间因为晶格失配产生的应力；
[0019]AlN/GaN空间隔离层40，在第一 GaN缓冲层30和第二 GaN缓冲层50结构中插入的一层束缚层，主要用来对缓冲层的应力进行调节，避免晶格弛豫；
[0020]第二 GaN缓冲层50，不掺杂，厚度Ium?2um，其与AlN势皇层60接触处大概10nm区域形成二维电子气83;
[0021 ] AlN势皇层60，厚度为1.5nm，用于和栅极成肖特基接触；
[0022]GaN帽层70，不惨杂，厚度为Inm?3nm。
[0023]GaN增强耗尽型MOS-HEMT器件的具体器件制作方法如下:
[0024]步骤一、蒸发Ti/Al/Ni/Au形成源电极金属和漏电极金属，经常规剥离工艺形成欧姆接触的第一源极94、第二源极96及漏极91，通常这层是做在有源层最上边的GaN帽层70上，用以降低接触电阻率，再辅以高温退火形成良好欧姆接触，此处温度可以为850°C;
[0025]步骤二、采用ICP干法刻蚀形成隔离台面，采用C12气体分别对器件两端进行刻蚀隔离，刻蚀GaN帽层70、A1N势皇层60、第二 GaN缓冲层50、AlN/GaN空间隔离层40及第一 GaN缓冲层30，形成两个隔离区，以提供互相隔离的接近平面结构的有源区；
[0026]步骤三、采用光刻胶作掩膜，露出增强型栅极93窗口区域，采用ICP干法刻蚀掉窗口区域的GaN帽层70;
[0027]步骤四、去掉光刻胶，采用ALD设备，钝化生长A1203介质实现MOS结构，对AlN/GaN异质结进行修复，减小器件栅极漏电流；
[0028]步骤五、采用分步栅工艺，首先光刻和蒸发Pt/Au并经常规剥离工艺形成增强型栅极93，采用高于400度低温退火工艺，驱动Pt金属向外延内部的扩散，实现栅浸入，形成Pt金属层92，有效减小器件栅极到沟道的距离，实现性能良好的增强型器件;再光刻和蒸发Ni/Au并经常规剥离工艺形成耗尽型栅极95，形成性能良好的耗尽型器件，实现E/D的单片集成。
[0029]以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
【主权项】
1.一种GaN增强耗尽型MOS-HEMT器件，其特征在于，包括由下至上依次形成的衬底、SiN/AIN成核层、第一 GaN缓冲层、AlN/GaN空间隔离层、第二 GaN缓冲层、AlN势皇层及GaN帽层，所述第二 GaN缓冲层与AlN势皇层之间形成二维电子气;还包括分别位于器件两端的第一隔离区和第二隔离区，所述第一隔离区和第二隔离区分别从所述GaN帽层的上表面开始刻蚀并向下延伸至所述第一 GaN缓冲层内部;还包括漏极、增强型栅极、第一源极、耗尽型栅极及第二源极，所述增强型栅极位于漏极和第一源极之间，所述第一源极位于增强型栅极和耗尽型栅极之间，所述耗尽型栅极位于第一源极和第二源极之间；从所述GaN帽层上表面刻蚀至AlN势皇层形成窗口区域，所述增强型栅极浸入窗口区域内，所述漏极、第一源极、耗尽型栅极及第二源极形成于GaN帽层上，所述增强型栅极与窗口区域之间、耗尽型栅极与GaN帽层之间生长有Al2O3修复层。2.根据权利要求1所述的GaN增强耗尽型MOS-HEMT器件，其特征在于，所述衬底的材料为S1、SiC、GaN、蓝宝石或金刚石。3.根据权利要求1所述的GaN增强耗尽型MOS-HEMT器件，其特征在于，所述第二GaN缓冲层的厚度Ium?2um。4.根据权利要求1所述的GaN增强耗尽型MOS-HEMT器件，其特征在于，所述AlN势皇层的厚度为1.5nm05.根据权利要求1所述的GaN增强耗尽型MOS-HEMT器件，其特征在于，所述GaN帽层的厚度为Inm?3nm。
【文档编号】H01L29/778GK205680686SQ201620622824
【公开日】2016年11月9日
【申请日】2016年6月22日 公开号201620622824.7, CN 201620622824, CN 205680686 U, CN 205680686U, CN-U-205680686, CN201620622824, CN201620622824.7, CN205680686 U, CN205680686U
【发明人】黎明
【申请人】成都海威华芯科技有限公司