专利名称：一种互补驱动电路的制作方法
技术领域：
本发明涉及直流-直流模块电源，主要是原边有源箝位电路和采用同步整流的非隔离降压型变换电路(非隔离BUCK电路)的互补驱动电路。
背景技术：
在现有的中大功率低电压输出模块电源中，为了提高模块的效率和功率密度，主电路大都采用原边有源箝位电路或者同步整流电路。在原边有源箝位电路中由于原边增加了一个有源箝位开关管，其驱动信号和主开关管的驱动信号是互补驱动的，并且驱动信号之间有一定的可调的死区时间。同样采用同步整流的非隔离BUCK电路中的整流管和续流管的驱动信号之间也是有一定的可调死区时间。现有的实现互补驱动信号主要有两种方式一种是采用专用的控制芯片直接输出互补驱动信号，如Motorola公司的MC33470。另一种是采用常用的峰值电流控制芯片(如MIC38HC43)外加互补驱动电路以实现。第一种方案虽然应用很方便，但是前后沿死区时间不能单独调节，并且芯片价格很贵，提高了模块的成本，不适合大批量使用。第二种方案电路虽然比第一种方案电路上略微复杂，但是成本很低，所以得到广泛的使用，比较典型的是Artesyn(腾讯科技)的一项专利即，US06081432，“ACTIVE RESET FORWARD CONVERTEREMPLOYING SYNCHRONOUS RECTIFIERS”。这项专利所公布的互补驱动电路虽然满足基本的设计要求，但是其前后沿死区时间的调节不是完全独立的，并且其电路设计显得比较复杂。
图1(A)、(B)是US06081432专利公开的原理框图，其中118和120是互补驱动电路的原理图，118主要由输入延时环节146，整形用的金属氧化物绝缘栅场效应管(MOSFET)144，共阴极二极管对154、156，输出整形管148，148输入端延时电容152等组成；120主要由共阴极二极管对170、172，输出整形管158，158输入延时电阻和电容166和168，驱动电阻160，共阴极二极管对162和164等组成。其中116a是120的脉冲输入，144g是144的栅极，171是172的阳极，158a是158的输入端。图中102和105是一对互补导通的N沟道MOSFET和P沟道MOSFET。
图2是图1(A)、(B)是中各点的逻辑关系图从图2中可以看出该电路通过将116a点的输入脉冲经过延时得到114g点的脉冲，然后经过144的整形得到171点的波形，171点波形与116a点波形相或延时后得到158a点的波形，171点的波形延时后与116a点的波形相与得到148输入端的波形，然后经过148和158的整形变换以后形成有一对有死区时间的互补信号输出，即102和105的栅极驱动电压，其中t1为前沿死区时间，t2为后沿死区时间。
虽然图1(A)、(B)所示的互补驱动电路能够实现互补驱动，但是电路设计比较复杂，前后沿死区调节涉及到的参数比较多，如调节146中的电阻电容，电阻170、电容168可以使t2发生变化，调节146中的电阻电容，电容152，以及与152相连的电阻可以使t1发生变化，当改变146中的电容时t1、t2都会发生变化，也就是说t1、t2的调节并不是完全独立的。
发明内容
本发明的目的就是为了解决以上问题，提供一种可用于原边有源箝位或同步整流驱动所需要的互补驱动电路，在元器件数量最少，电路结构简单的前提下，实现互补驱动，前后沿死区时间t1、t2调节完全独立。
本发明包括I支路，由顺次连接的前沿延时后沿相与电路301和第一整形电路303组成；II支路，由顺次连接的后沿延时前沿相或电路302、第二整形电路304和负脉冲转换电路305组成；输入脉宽调制信号(PWM)同时经过I、II两个支路输出两个互补的输出信号输出1和输出2。
本发明的前沿延时后沿相与电路301和后沿延时前沿相或电路302是完全独立的，各自参数的调整不会相互影响，也就是说前后沿死区时间t1、t2的调节是完全独立的，而且电路简单可靠。
下面结合附图和实施例对本发明作进一步的详细描述图1(A)、(B)是专利US06081432的互补驱动电路原理图。
图2是专利US06081432中互补驱动电路各点的逻辑关系图。
图3是本发明的原理框图。
图4是本发明实施例1的电路示意图。
图5是实施例1中各点的逻辑关系图。
图6是实施例2的电路示意。
图7是实施例3的示意图。
图8是实施例3各点的逻辑关系图。
图1(A)、(B)及图2在背景技术部分已做详细描述。
图3是本发明的原理框图包括I支路，由顺次连接的前沿延时后沿相与电路301和第一整形电路303组成；II支路，由顺次连接的后沿延时前沿相或电路302、第二整形电路304和负脉冲转换电路305组成；输入脉宽调制信号(PWM)同时经过I、II两个支路输出两个互补的输出信号输出1和输出2。
图4是实现本发明的具体实施方式
之一，其中第二电阻R2与第一二极管VD1的阳极相串联的支路与第一电阻R1并联，PWM输入到所述的并联支路并与第一二极管VD1的阴极端连接，PWM经所述的并联支路输出到MOSFET驱动器D2的输入端以进行整形；第一电容C1跨接在MOSFET驱动器D2的输入端和地之间。PWM信号由MOSFET驱动器D2的输出端输出后经驱动电阻第五电阻R5后形成输出信号1；
第二二极管VD2的阴极与第四电阻R4相相串联的支路与第三电阻R3并联，PWM输入到所述的并联支路并与第二二极管VD2的阳极连接；PWM经所述的并联支路输出到MOSFET驱动器D1的输入端进行整形，第二电容C2跨接在MOSFET驱动器D1的输入端和地之间。
第三电容C3和第六电阻R6串联、第三二极管VD3跨接第三电容C3与第六电阻R6的连接点和地之间且其阴极接地，这样构成了负脉冲转换电路305，由MOSFET驱动器D1输出的信号经过所述的负脉冲转换电路305转换后形成与所述的输出信号1互补的输出信号2。
其中所述的第二电阻R2和第四电阻R4的阻值可以取得很小，甚至为零。
图4中各点的工作波形如图5所示正常工作时，输入PWM信号为一定频率(如300KHz)的方波，当A点的电压为“+”时，输入PWM通过第一电阻R1给第一电容C1充电，B点的电压缓慢上升，当B点的电压上升到MOSFET驱动器D2的高电平的逻辑门槛电平时，MOSFET驱动器D2的输出端变为高电平，通过第五电阻R5使D点的电压变为高电平；与此同时，输入PWM通过第四电阻R4和第二二极管VD2给第二电容C2充电，C点的电压快速上升，MOSFET驱动器D1的输出立即变为高电平，通过第三电容C3和第三二极管VD3将高电平变为零电平，经过第六电阻R6使F点变为零电平。当A点的电压为“0”时，第一电容C1通过第二电阻R2和第一二极管VD1快速放电，B点的电压急剧下降，MOSFET驱动器D2输出零电平，这样D点的电平变为零。与此同时，第二电容C2通过第三电阻R3缓慢放电，C点的电压缓慢下降，当C点的电压降到MOSFET驱动器D1的低电平的逻辑门槛电平时，MOSFET驱动器D1输出低电平，通过第三电容C3和第三二极管VD3在F点形成“-”电平。从以上分析可以看出，当需要调节前沿死区时间t1时，只有调节第一电阻R1、第一电容C1的参数即可；当需要调节后沿死区时间t2时，只有调节第三电阻R3、第二电容C2的参数即可。这样的互补驱动信号适合于驱动原边有源箝位电路的N沟道主开关管和P沟道有源箝位管。
图6是实现本发明的具体实施方式
之二与实施例一不同的是在本实施例中用双路MOSFET驱动器D3 601代替实施方式一中的MOSFET驱动器D1 304和D2 303，MOSFET驱动器D3 601的两路输出都是正逻辑的。第三电阻R3、第四电阻R4和第二电阻C2的公共端与双路MOSFET驱动器D3 601的INA端相连，MOSFET驱动器D3 601的OUTA端与第三电容C3的一端相连；第一电阻R1、第二电阻R2和第一电容C1的公共端与MOSFET驱动器D3 601的INB端相连，MOSFET驱动器D3 601的OUTB与第五电阻R5的一端相连。其中各点的逻辑关系如图5所示。
图7是实现本发明的具体实施方式
之三在本实施例中没有实施例一中的负脉冲转换电路305，因而双路MOSFET驱动器D4 701一路输出是正逻辑的，另外一路输出是负逻辑的。具体的，与实施例一不同的是双路MOSFET驱动器D4 701的INA端与第三电阻R3、第四电阻R4和第二电阻C2的公共端相连，OUTA端与第五电阻R5的一端相连；INB端与第一电阻R1、第二电阻R2和第一电容C1的公共端相连，OUTB端与第五电阻R5的一端相连。同样第二电阻R2和第四电阻R4的阻值可以取得很小，甚至为零。
其中各点的逻辑关系图见图8。其工作过程如下PWM输入为一定频率(如300KHz)的方波。当M点的电压为“+”时，PWM输入通过第一电阻R1给第一电容C1充电，N点的电压缓慢上升，当N点的电压上升到双路MOSFET驱动器D4 701的高电平的逻辑门槛电平时，双路MOSFET驱动器D4 701的输出OUTB变为高电平，通过第五电阻R5使P点的电压变为高电平；与此同时，PWM输入通过第四电阻R4和第二二极管VD2给第二电容C2充电，O点的电压快速上升，双路MOSFET驱动器D4 701的输出OUTA立即变为零电平，Q点也变为零电平。当M点的电压为“0”时，第一电容C1通过第二电阻R2和第一二极管VD1快速放电，N点的电压急剧下降，双路MOSFET驱动器D4 701输出零电平，这样P点的电平变为零。与此同时，第二电容C2通过第三电阻R3缓慢放电，O点的电压缓慢下降，当O点的电压降到双路MOSFET驱动器D4 701的低电平的逻辑门槛电平时，双路MOSFET驱动器D4的OUTA输出高电平，Q点输出也变为高电平。从以上分析可以看出，这样的互补驱动信号适合于采用同步整流管的非隔离BUCK电路。
本发明适合于所有需要有互补驱动信号的应用场合，如原边有源箝位的主开关管和箝位开关管的互补驱动、采用同步整流的非隔离BUCK电路的整流管和续流管的互补驱动驱动，半桥电路中互补驱动的上下桥臂的对管等等。另外整形电路303和304可以用双比较器或两个单比较器或两个单路MOSFET驱动器来实现。如果是用比较器来产生互补驱动电路，那么需要给比较器一个电压基准，驱动大容量的功率管还必须加上推挽放大电路。
权利要求
1.一种互补驱动电路，其特征在于包括I支路，由顺次连接的前沿延时后沿相与电路(301)和第一整形电路(303)组成；II支路，由顺次连接的后沿延时前沿相或电路(302)、第二整形电路(304)和负脉冲转换电路(305)组成；输入脉宽调制信号(PWM)同时经过I、II两个支路输出两个互补的输出信号。
2.根据权利要求1所述的互补驱动电路，其特征在于所述的前沿延时后沿相与电路(301)具体实现如下由第二电阻R2与第一二极管VD1的阳极相串联后与第一电阻R1并联，第一电容C1跨接在所述的并联支路输出端和地之间，PWM输入到所述的并联支路并与第一二极管VD1的阴极端连接。
3.根据权利要求2所述的互补驱动电路，其特征在于所述的第二电阻R2的阻值可以取得很小，甚至为零。
4.根据权利要求1或2所述的互补驱动电路，其特征在于所述的后沿延时前沿相或电路(302)具体实现如下第二二极管VD2的阴极与第四电阻R4相串联后与第三电阻R3并联，PWM信号输入到所述的并联支路并与第二二极管VD2的阳极连接；第二电容C2跨接在所述的并联支路输出端和地之间。
5.根据权利要求4所述的互补驱动电路，其特征在于所述的第四电阻R4的阻值可以取得很小，甚至为零。
全文摘要
一种互补驱动电路，包括I支路，由顺次连接的前沿延时后沿相与电路和第一整形电路组成；II支路，由顺次连接的后沿延时前沿相或电路、第二整形电路和负脉冲转换电路组成；输入脉宽调制信号同时经过I、II两个支路输出两个互补的输出信号输出1和输出2。本发明的前沿延时后沿相与电路和后沿延时前沿相或电路是完全独立的，各自参数的调整不会相互影响，而且电路简单可靠。
文档编号H02M3/335GK1400730SQ01126378
公开日2003年3月5日 申请日期2001年7月27日 优先权日2001年7月27日
发明者王满堂 申请人:深圳市中兴通讯股份有限公司上海第二研究所