专利名称：开关电源装置和半导体集成电路的制作方法
技术领域：
本发明涉及到开关电源装置和半导体集成电路，更确切地说是涉及到例如能够有效地应用于用来将高电压转换成低电压的开关电源装置的技术。
变压器型同步整流转换器的例子包括日本未经审查的专利申请No.2001-346380和2001-008444所述的那些转换器。
日本未经审查的专利申请No.2001-346380[专利参考2]日本未经审查的专利申请No.2001-008444发明内容对开关电源装置的要求是价廉、紧凑而效率高、工作于低电压、以及提供大电流。为此，常常以N沟道功率MOSFET(以下缩写为NMOS)用作开关元件，这些NMOS价廉、开态电阻低(低Ron)、栅电荷量低(低Qgd)。图7示出了在本申请的发明之前所研究的电压步降型开关电源装置的方框图。图7所示的开关电源装置经由高电位侧开关MOSFET Q1而将电流提供到电感器L1的输入侧，得到输出电压Vout，开关MOSFET Q1受到脉冲宽度调制(PWM)信号的开关控制，并在电感器L1的输出侧与电路地电位之间配备有输出电容器Co。低电位侧开关MOSFET Q2被提供在电感器L1与地电位之间。当MOSFET Q1被断开时，此MOSFET Q2使电感器L1的输入侧被电压箝位到电路的地电位。MOSFET Q1和Q2是交替的，且它们的中点电压Vsw表现为在0V与输入电压Vin之间互换位置的波形。借助于调整PWM的占空比，得到了输出电压Vout的稳定。更具体地说，PWM控制器(未示出)被用来产生匹配输出电压Vout的PWM信号，此信号被提供给驱动器DVIC。
下面来描述电压步降型开关电源装置中的连续电流模式(大负载下)和反向电流模式(小负载下)。图8示出了连续电流模式中的转换波形，而图9示出了反向电流模式中的转换波形。在图8所示的连续电流模式的情况下，流到电感器(扼流线圈)的电流IL至少在一个PWM周期中总是构成正值的三角波(PWM信号被用于此情况，但不必是PWM信号，而是可以采用借助于控制功率MOSFET转换而控制输出电压Vout的任何信号，诸如脉冲调频(PFM)信号或脉冲密度调制(PDM)信号)，且其平均值等于输出电流Iout。当输出电流Iout变小时，电流IL总体上减小。且看来在相同于图9中实心黑色部分所示的曲线中沿电流I2的反方向存在着一些负值的周期。这些是当电流沿反方向从输出电容器Co经由电感器L1流到MOSFET Q2时的周期。
从高电位侧MOSFET TQ1断开直至低电位侧MOSFET Q2断开以及从MOSFET Q2断开直至MOSFET Q1断开，设定了其中二者都被断开的周期，以便防止穿通电流由于二个MOSFET同时都被导通而流动。这种周期通常被称为死区时间。由于二个MOSFET Q1和Q2在这一死区时间内都被断开，故输出电流Iout在此周期内经由MOSFET Q2的本体二极管(源与衬底之间的寄生二极管)流到负载侧。由于本体二极管的等效电阻大于MOSFET Q2的开态电阻，故为了得到更高的电路效率，死区时间通常被设计成尽可能短，且无论在连续电流模式中还是在反向电流模式中，其长度是恒定的。本申请的发明人的目的是用对这一反向电流模式提出的办法来改善效率。
本发明的目的是提供一种实现这种效率改善的开关电源装置和半导体集成电路。结合附图，从本申请的描述中，本发明的这一和其它的目的和新颖特点将变得明显。
下面简要总结一下本申请所公开的本发明的一种典型情况。电容器被安置在产生输出电压的电感器的输出侧与地电位之间。第一开关元件将来自输入电压的电流提供到电感器的输入侧，且当第一开关元件断开时导通的第二开关元件，将电感器的输入侧设定到预定电位。当负载电路处于小负载状态且第二开关元件被断开时，控制电路检测到电感器输入侧的电压达到对应于输入电压的高电压，并导通第一开关元件。当负载电路处于大负载状态时，使电压检测电路的检测输出无效，并在第二开关元件被断开之后，导通第一开关元件。
小负载状态下的反向电流可以被用来对电感器输入侧上的寄生电容进行充电，并能够显著地降低第一开关元件的导通损耗。
图1是示意电路图，示出了本发明优选实施方案的一种开关电源装置。
图2示出了图1的开关电源装置在反向电流模式中的转换波形。
图3示出了根据相关技术以及本发明的开关电源装置在小负载下的损耗分析。
图4示出了根据相关技术以及本发明的开关电源装置的电路效率。
图5是电路图，示出了本发明另一优选实施方案的开关电源装置。
图6是示意总电路图，示出了本发明另一优选实施方案的开关电源装置。
图7是本申请的发明之前所研究的步降型开关电源装置的方框图。
图8示出了图7的开关电源装置在连续电流模式中的转换波形。
图9示出了图7的开关电源装置在反向电流模式中的转换波形。
具体实施例方式
图1是示意电路图，示出了本发明优选实施方案的一种开关电源装置。本实施方案准备用作所谓的步降型开关电源装置，此装置形成从输入电压Vin步降的输出电压Vout。输入电压Vin被假设为比较高的电压，例如大约12V，而输出电压Vout被假设为比较低的电压，例如大约1.3V，但对这些电压没有特殊的限制。
对于输入电压Vin，电流11经由高电位侧开关MOSFET Q1被馈自电感器L1的输入侧。电容器Co被安置在电感器L1的输出侧与电路的地电位GND之间，从而形成由此电容器Co平滑的输出电压Vout。此输出电压Vout用作诸如CPU的微处理器之类的负载电路的工作电压。开关MOSFET Q2被提供在电感器L1的输入侧与电路的地电位GND之间。当开关MOSFET Q1被断开时，此MOSFET Q2导通，使中点电压Vsw为电路的地电位，从而对电感器L1中产生的反电动势电压进行箝位。开关MOSFET Q1和Q2由N沟道功率MOSFET组成。如上所述，开关MOSFET Q1和Q2的连接点被连接到电感器L1的输入侧。
虽然在图1中未示出，但由PWM发生电路形成并将输出电压Vout控制到大约1.3V的PWM信号，被引入到了输入控制电路CONT中。输入控制电路CONT形成与PWM信号匹配的高电压信号HC和低电位侧信号LC。为二个信号HC和LC设定了死区时间。高电位侧信号HC通过电平移位(电平转换)电路LS被传输到门电路G1，并通过驱动器DV1被传输到高电位侧开关MOSFET Q1的栅。低电位侧信号LC通过驱动器DV2被传输到高电位侧开关MOSFET Q2的栅。
在本实施方案中，低Ron和低Qgd的N沟道功率MOSFET Q1被用作高电位侧开关元件，作为源输出器输出电路而工作。为此，升压电路被提供，以便得到足够高的电压作为中点电位来匹配输入电压Vin，或换言之，以便尽可能防止中点电位Vsw降低得像MOSFET Q1的阈值电压一样多而导致损耗。
升压电路的工作是为了将栅电压提升到比输入电压Vin高出MOSFET Q1导通时的阈值电压的电平。于是，中点被连接到自举电容CB的一端。此自举电容CB的另一端经由二极管D1被连接到电源端子Vcc。馈自电源端子Vcc的电源电压是低电压，例如大约5V，并被用作稍后要描述的诸如输入控制电路CONT、电平移位器的低电位侧电路LS、驱动器DV2、以及逻辑电路LOG的工作电压。当MOSFETQ1被断开而MOSFET Q2被导通时，自举电容CB从电源端子Vcc被充电。当MOSFET Q2被断开而MOSFET Q1被导通时，栅电压被自举电容CB的充电电压提升到源侧电位以上。
本实施方案配备有分压电阻R1和R2，用来分割输入电压。这些分压电阻R1和R2之间的电阻比率被设定位1∶4之类，但比率不局限于此，并形成对应于80％电源电压Vin的分压。电压比较电路CMP对分压和中点电压Vsw进行比较。当中点电压Vsw变得高于分压时，电压比较电路CMP产生一个检测信号，并将其送到逻辑电路LOG。从负载电路接收小负载/大负载模式信号MOD的逻辑电路LOG，控制着电压比较电路CMP的检测信号的有效/无效，但其功能不局限于此。于是，当小负载模式被指出时，电压比较电路CMP的检测信号有效。当大负载模式被指出时，电压比较电路CMP的检测信号无效。
在本实施方案中，输入控制电路CONT、电平移位电路LS、门电路G1、逻辑电路LOG、驱动器DV1和DV2、电压比较电路CMP、以及分压电阻R1和R2，被形成在单个半导体衬底上，以便用作控制电路DVIC。因此，其上连接自举电容CB的端子T1、其上输入输入信号Vin的端子T2、其上连接MOSFET Q1的栅的端子T3、其上连接MOSFET Q2的栅的端子T4、其上输入小负载/大负载模式信号MOD的端子T5、其上输入PWM信号的端子T6、以及其上提供电源电压Vcc的端子T7，被提供作为外部端子。
顺便说一下，单个半导体集成电路也可以由形成在第一半导体衬底上的MOSFET Q1、形成在第二半导体衬底上的MOSFET Q2、形成在第三半导体衬底上的控制电路DVIC构成，控制电路DVIC、MOSFET Q1和MOSFET Q2被包封在单个封装件中。或者，单个半导体集成电路可以由一起形成在第一半导体衬底上的控制电路DVIC和MOSFET Q1以及形成在第二半导体衬底上的MOSFET Q2构成，控制电路DVIC、MOSFET Q1和MOSFET Q2被包封在单个封装件中。
图2示出了反向电流模式中的转换波形，其中，根据本发明的开关电源装置处于小负载下。如图2的扩展部分所示，低电位侧MOSFETQ2的断开与高电位侧MOSFET Q1的导通之间的转换，涉及到当低电位侧MOSFET Q2被断开时，存在着以前所述是由实心黑色部分所示的负值周期。若高电位侧MOSFET Q1保持断开，则负电流-I2将使电路中点与地电位之间的寄生电容能够被用来进行充电，从而使中点电位Vsw上升。
在图1的实施方案中，当由电压比较电路CMP检测到此中点电位达到输入电压的大约80％，且高电位侧MOSFET Q1通过逻辑电路LOG-门电路G1和驱动器DV1被导通时，考虑到信号路径内的延迟时间，MOSFET Q1在中点电位Vsw已经变成基本上等于输入电压Vin的时刻被导通。这使得有可能将为了使中点电压Vsw上升到输入电压Vin所需要的功率降低到0。换言之，当MOSFET Q1被导通时，为了使中点电压Vsw从0V到输入电压Vin所要求的导通损耗，能够用下列公式(1)表示。
导通损耗＝1/2×Cx×Vin2×f(其中，Cx是电路中点与地电位GND之间的寄生电容，f是转换频率)。
如上所述，在反向电流模式中，存在着其中电流从输出电容器Co倒流到低电位侧MOSFET Q2的周期，且当低电位侧MOSFET Q2被断开时，此电流对低电位侧MOSFET的漏与源之间(电路中点与地电位GND之间)的寄生电容进行充电。在本实施方案中，当在反向电流模式时，在低电位侧MOSFET Q2被断开之后，中点电压Vsw被电压比较电路CMP监测，且当Vsw已经基本上达到输入电压Vin(例如80％的Vin电位)时，高电位侧MOSFET Q1被导通。
依赖于反向电流的电平，中点电压Vsw可能不达到输入电压Vin。在此情况下，由于电压比较电路CMP不形成检测信号，故在低电位侧MOSFET Q2的断开直至高电位侧MOSFET Q1的导通之间的死区时间的长度有一个最大限度。在图1的实施方案中，小于等于大约50ns的最大死区时间被提供在逻辑电路LOG(允许时间设定电路)中，并在此时间消逝之后，高电位侧MOSFET Q1被门电路G1-驱动器DV1导通。
图3示出了根据相关技术和本发明的开关电源装置在小负载下的损耗分析。电路条件被假设为输入电压Vin＝12V，输出电压Vout＝1.3V，输出电流Iout＝1.0A，频率f＝500KHz，以及电感器L1＝0.45H。存在着8种损耗，包括(1)Q1断开损耗，(2)Q1导通损耗，(3)本体二极管损耗，(4)Q2导电损耗，(5)Q1导电损耗，(6)Q2驱动损耗，(7)Q1驱动损耗，(8)驱动器IC损耗。在这些损耗之中，(2)Q1导通损耗如上所述，而其它损耗能够被表示如下。
(1)断开损耗＝0.5×Vin×(Iout+0.5×Ipp)2×Ins/A×f(3)本体二极管损耗＝TD/TS×VF×(Iout+0.5×Ipp)(其中，TD是死区时间，TS是周期，而VF是本体二极管的正向电压)(4)和(5)导电损耗＝(Iout×占空比×√(1+1/3(0.5×Ipp/Iout))2)2×Ron(其中，Ipp是IL的波纹电流，Ron是MOSFET的开态电阻)(6)和(7)驱动损耗＝Qg×Vg×f(其中，Qg是MOSFET的栅电荷，Vg是栅驱动电压)(8)驱动器损耗＝Icc×Vcc(其中，Icc是本身消耗的电流，Vcc是电源电压)根据本申请的发明，能够消除(2)Q1导通损耗，此损耗约为总损耗的40％。
图4示出了根据相关技术和本发明的开关电源装置的电路效率。此曲线示出了输出电流Iout的电路效率。由于有可能如上所述消除小负载下Q1的导通损耗并将大负载下的死区时间设定为最小，故当输出电流Iout为1A时，也能够提高总电路效率高达大约8％。换言之，输出电流Iout小，借助于消除上述(2)Q1的导通损耗，能够提高效率。
图5是电路图，示出了本发明另一优选实施方案的开关电源装置。在此实施方案中，更具体地示出了上述图1的输入控制电路CONT和逻辑电路LOG。此处，未示出包含自举电容CB和其它元件的升压电路。PWM信号被馈送到AND门电路G2和NOR门电路G3的一个输入。驱动低电位侧MOSFET Q2的驱动器DV2的输出信号，被倒相并输入到AND门电路G2的另一输入。驱动高电位侧MOSFET Q1的驱动器DV1的输出信号，被输入到MOR门电路G3的另一输入。AND门电路G2的输出信号HC通过电平移位电路LS和AND门电路G4，被传输到驱动器DV1的输入。而且，NOR门电路G3的输出信号LC被传输到驱动器DV2的输入。
当PWM信号为高电平时，这基本上使MOSFET Q1在断开MOSFET Q2的驱动器DV2的输出信号为低电平时被导通，以及当PWM信号为低电平时，基本上使MOSFET Q2在断开MOSFET Q1的驱动器DV1的输出信号为低电平时被导通。以这种方式，基本死区时间被设定为监视驱动器DV1和DV2的电平的短周期。
在本实施方案中，电压比较电路CMP的检测信号被馈送到NOR门电路G5的一个输入。使对驱动器DV2的输出信号进行倒相的倒相电路IV1的输出信号延迟的延迟电路DLY的输出信号，被馈送到NOR门电路G5的另一输入。构成允许时间设定电路的延迟电路DLY，限制了小负载下的最大死区时间。NOR门电路G5的输出信号被馈送到NAND门电路G6的一个输入。在小负载下被提高到高电平(逻辑1)的模式信号MOD，被馈送到NAND门电路G6的另一输入。此NAND门电路G6的输出信号被用作传输高电位侧MOSFET Q1的驱动信号的AND门电路G4的控制信号。
当电压比较电路CMP的检测信号和来自延迟电路DLY的输入信号处于低电平(逻辑0)时，NOR门电路G5输出高电平(逻辑1)。因此，当模式信号MOD处于高电平(逻辑1)时，NAND门电路G6产生低电平输出信号。因此，即使当如上所述PWM信号处于高电平且断开MOSFET Q2的驱动器DV2的输出信号处于低电平时，MOSFET Q1的导通也被停止。当电压比较电路CMP的检测信号变为高电平，亦即中点电压Vsw达到输入电压Vin的大约80％或以上时，NOR门电路G5的输出信号变为低电平。因此，由于NAND门电路G6产生高电平的输出信号以打开AND门电路G4的栅，高电位侧MOSFET Q1就通过驱动器DV1被导通。
若电压比较电路CMP的检测信号即使在延迟电路DLY的延迟时间消逝之后仍然处于低电平，亦即若反向电流太小，不足以对寄生电容充分地充电，则延迟电路DLY的输出信号将变为高电平，从而使NOR门电路G5的输出信号如上所述变为低电平。因此，由于NAND门电路G6产生高电平的输出信号以打开AND门电路G4的栅，高电位侧MOSFET Q1就通过驱动器DV1被导通。
当负载电路的负载(CPU之类)大时，模式信号MOD变成低电平(逻辑0)。这使NAND门电路G6输出高电平而不管电压比较电路CMP和延迟电路DLY的输出信号如何。因此，使高电位侧MOSFET Q1产生一个控制信号HC，在低电位侧MOSFET Q2的驱动器DV2的输出信号的低电平时刻达到导通。这被用来降低本体二极管中的损耗，从而改善电路在大负载下的效率。
图6是示意总电路图，示出了本发明另一优选实施方案的开关电源装置。对于此实施方案，输入电压Vin被假设为比较高的电压，例如12V，而输出电压Vout被假设为比较低的电压，例如0.8V，但选择不局限于此。此输出电压Vout被用作诸如FPGA和CPU之类的负载电路的工作电压。
本实施方案由示为上述图1和图5典型例子的安装有输入控制电路CONT、电平移位电路LS、以及驱动器DV1和DV2的控制电路DVIC，与用来产生PWM信号的PWMIC和包括开关MOSFET Q1和Q2、电感器L1、输出电容器Co等的单元元件一起组成。为了将输出电压Vout控制到比较低的电压，例如大约0.8V，但不特殊局限于此，提供了包含运算放大器OPA以及电阻R3和R4的电压放大电路。此电压放大电路构成一个反馈控制单元，此单元产生电压放大的输出电压Vout’，例如输出电压Vout×(R3+R4)/R4。此电压Vout’被分压电阻R5和R6按R6/(R5+R6)的比率分压，且此分压被传输到PWM控制电路PWMIC的反馈端子FB。
传输到反馈端子FB的反馈电压，被馈送到PWMIC的误差放大器EA的一个输入(-)。大约1V的带隙参考电压Vref，虽然不特别局限于此电平，被馈送到误差放大器EA的另一输入(+)。反馈电压与参考电压Vref之间的电压差被馈送到电压比较电路VC的一个输入(-)。由三角形波发生电路产生的三角形波，被馈送到电压比较电路VC的另一输入(+)。作为PWM信号的电压比较电路VC的输出信号，被输入到提供在驱动器DVIC中的输入控制电路CONT。不特别局限于PWM信号，也可以采用诸如脉冲调频(PFM)信号或脉冲密度调制(PDM)信号之类的借助于调整功率MOSFET的开关而控制输出电压Vout的信号。
在要形成高于提供在PWMIC中的大约1V的带隙参考电压Vref的电压例如1.3V作为输出电压Vout的情况下，可以分配包含运算放大器OPA以及电阻R3和R4的上述电压放大电路。借助于选择性地安置这种包含运算放大器OPA以及电阻R3和R4的电压放大电路，能够利用包含DVIC、PWMIC、以及外部元件的各电路的组合，在广阔的范围内设定输出电压Vout。
虽然参照其优选实施方案已经具体描述了本发明人所完成的本发明，但本发明不局限于这些实施方案，而是能够以各种方式进行修正而不偏离其主旨。例如，能够以许多具体构造中的一种或另一种来实现用来使电压比较电路CMP的检测信号有效/无效的逻辑电路LOG。或者，模式信号MOD可以是采用诸如负载电路CPU的睡眠模式或待机模式之类的信号的信号，或开关电源装置本身可以配备有用来检测小负载状态的电路。本发明能够被广泛地用于电压步降型开关电源装置。
权利要求
1.一种开关电源装置，包括电感器，电容器，此电容器被设置在所述电感器的输出侧与地电位之间，第一开关元件，此第一开关元件用来将来自输入电压的电流提供到所述电感器的输入侧，第二开关元件，当所述第一开关元件被断开时，此第二开关元件变为导通，以便将所述电感器的输入侧设定到规定电位，以及控制电路，此控制电路产生要提供到所述第一和第二开关元件的第一控制信号，以便将从所述电感器的输出侧得到的输出电压设定到所希望的电平，其中，所述控制电路包括电压检测电路，此电压检测电路产生检测信号，用以检测所述电感器的所述输入侧上的电压达到对应于所述输入电压的第一电压，当被提供所述输出电压的负载电路处于小负载状态下时，使所述电压检测电路的操作有效，并产生第二控制信号，当所述第二开关元件被断开时，此第二控制信号用所述电压检测电路的检测信号导通第一开关元件，且当所述负载电路处于大负载状态时，使所述电压检测电路的检测信号无效，并在所述第二开关元件被断开之后，导通所述第一开关元件。
2.根据权利要求1的开关电源装置，其中，所述控制电路包括用于所述小负载状态的允许时间设定电路，并产生第二控制信号，若所述电压检测电路的检测信号在所述允许时间设定电路的设定周期内不产生，则此第二控制信号在该设定周期消逝之后导通所述第一开关元件。
3.根据权利要求2的开关电源装置，其中，所述负载电路的小负载状态对应于所述负载电路的工作模式是待机或睡眠模式时的状态。
4.根据权利要求3的开关电源装置，其中，所述控制电路包括分压电路，用来产生对应于大约80％的所述输入电压的分压，且其中，所述电压检测电路用所述分压作为参考电压而执行所述检测操作。
5.根据权利要求4的开关电源装置，其中，所述第一开关元件和第二开关元件是N沟道MOSFET，此开关电源装置还包括升压电路，此升压电路包括其一端被连接到构成所述第一开关元件的N沟道MOSFET的源极的自举电容，以及电平移位电路，此电平移位电路用来产生与所述升压电路产生的升高的电压相匹配的驱动信号，此电平移位电路被提供在构成所述第一开关元件的N沟道MOSFET的栅极处。
6.根据权利要求5的开关电源装置，其中，包括所述电压检测电路和分压电路的控制电路被形成在单个半导体集成电路内，且其中，所述第一和第二开关元件、电感器、电容器、以及构成升压电路的自举电容，由外部固定的元件组成。
7.根据权利要求6的开关电源装置，还包括PWM信号发生电路，用来产生使所述输出电压的分压与规定的参考电压一致的PWM信号，其中，所述PWM信号被输入到所述控制电路，以便设定所述第一开关元件的导通周期。
8.一种开关电源装置，包括电感器，电容器，此电容器被设置在所述电感器的输出侧与地电位之间，第一开关元件，此第一开关元件用来将来自输入电压的电流提供到所述电感器的输入侧，第二开关元件，当所述第一开关元件被断开时，此第二开关元件变为导通，以便将所述电感器的输入侧设定到规定电位，以及控制电路，此控制电路产生要提供到所述第一和第二开关元件的第一控制信号，以便将从所述电感器的输出侧得到的输出电压设定到所希望的电平，其中，所述控制电路包括电压检测电路，此电压检测电路产生检测信号，用以检测所述电感器的所述输入侧上的电压达到对应于所述输入电压的第一电压，在具有其中至少在一个PWM周期内电流从被提供所述输出电压的负载电路流到第二开关元件的周期的第一状态下，使所述电压检测电路的操作有效，当所述第二开关元件被断开时，产生第二控制信号，此第二控制信号周所述电压检测电路的检测信号导通所述第一开关元件，在其中至少在一个所述PWM周期内电流从所述开关电源装置连续地流到所述负载电路的第二状态下，使所述电压检测电路的检测信号无效，并在所述第二开关元件被断开之后，导通所述第一开关元件。
9.根据权利要求8的开关电源装置，其中，所述控制电路包括用于所述第一状态的允许时间设定电路，并产生第二控制信号，若所述电压检测电路的检测信号在所述允许时间设定电路的设定周期内不产生，则此第二控制信号在该设定周期消逝之后导通所述第一开关元件。
10.根据权利要求9的开关电源装置，其中，所述负载电路的第一状态对应于所述负载电路的工作模式是待机或睡眠模式时的状态。
11.根据权利要求10的开关电源装置，其中，所述控制电路包括分压电路，用来产生对应于大约80％的所述输入电压的分压，且其中，所述电压检测电路用所述分压作为参考电压而执行所述检测操作。
12.根据权利要求11的开关电源装置，其中，所述第一开关元件和第二开关元件是N沟道MOSFET，此开关电源装置还包括升压电路，此升压电路包括其一端被连接到构成所述第一开关元件的N沟道MOSFET的源极的自举电容，以及电平移位电路，此电平移位电路用来产生与所述升压电路产生的升高的电压相匹配的驱动信号，此电平移位电路被提供在构成所述第一开关元件的N沟道MOSFET的栅极处。
13.一种半导体集成电路，包括第一开关元件，此第一开关元件将来自输入电压的电流提供到负载电路，第二开关元件，当所述第一开关元件被断开时，此第二开关元件变为导通，并将电流提供到所述负载电路，以及控制电路，此控制电路产生要提供到所述第一和第二开关元件的第一控制信号，以便将得到的要提供到所述负载电路的电压设定到所希望的电平，其中，所述控制电路包括电压检测电路，此电压检测电路产生检测信号，用以检测电感器的输入侧上的电压达到对应于所述输入电压的第一电压，当被提供所述输出电压的负载电路处于小负载状态下时，使所述电压检测电路的操作有效，并产生第二控制信号，当所述第二开关元件被断开时，此第二控制信号用所述电压检测电路的检测信号导通第一开关元件，且当所述负载电路处于大负载状态时，使所述电压检测电路的检测信号无效，并在所述第二开关元件被断开之后，导通所述第一开关元件。
14.根据权利要求13的半导体集成电路，其中，所述负载电路的小负载状态对应于所述负载电路的工作模式是待机或睡眠模式时的状态。
15.根据权利要求14的半导体集成电路，其中，所述控制电路包括分压电路，用来产生对应于大约80％的所述输入电压的分压，且其中，所述电压检测电路用所述分压作为参考电压而执行所述检测操作。
16.根据权利要求15的半导体集成电路，其中，所述第一开关元件和第二开关元件是N沟道MOSFET，此半导体集成电路还包括升压电路，此升压电路包括其一端被连接到构成所述第一开关元件的N沟道MOSFET的源极的自举电容，以及电平移位电路，此电平移位电路用来产生与所述升压电路产生的升高的电压相匹配的驱动信号，此电平移位电路被提供在构成所述第一开关元件的N沟道MOSFET的栅极处。
17.根据权利要求13的半导体集成电路，其中，所述第一开关元件被形成在第一半导体衬底上，其中，所述第二开关元件被形成在第二半导体衬底上，其中，所述控制电路被形成在第三半导体衬底上，且其中，所述第一、第二、以及第三半导体衬底被包封在单个封装件中。
18.根据权利要求13的半导体集成电路，其中，所述第一开关元件和所述控制电路被形成在第一半导体衬底上，其中，所述第二开关元件被形成在第二半导体衬底上，且其中，所述第一和第二半导体衬底被包封在单个封装件中。
全文摘要
提供了一种获得效率改善的开关电源装置和半导体集成电路。电容器被设置在产生输出电压的电感器的输出侧与地电位之间。第一开关元件将来自输入电压的电流提供到电感器的输入侧，而当第一开关元件断开时被导通的第二开关元件，将电感器的输入侧设定到规定的电位。当负载电路处于小负载状态以及第二开关元件断开时，控制电路检测电感器输入侧上的电压达到对应于输入电压的高电压，并导通第一开关元件。当负载电路处于大负载状态时，控制电路使电压检测电路的检测输出无效，并在第二开关元件被断开之后，导通第一开关元件。
文档编号H02M3/155GK1925291SQ20061012618
公开日2007年3月7日 申请日期2006年8月29日 优先权日2005年8月29日
发明者白井伸幸, 工藤良太郎 申请人:株式会社瑞萨科技