专利名称：一种低成本高效率分时复用的电荷泵电路的制作方法
一种低成本高效率分时复用的电荷泵电路技术领域一种低成本高效率分时复用的电荷泵电路属于模拟集成电路设计和LCD驱动电路设计领域，尤其涉及到基于HiFas扫描方式的LCD驱动电路设计。
背景技术：
在许多集成电路系统中都需要在片内产生高于电源电压VCI 的正高压或者负高压。图1是基于HiFas扫描方式的LCD驱动电 路的驱动波形，其中列电压VG和GND、正高压VO和负高压XVO均 关于行电压VM对称，另外系统在正极性的时候需要产生一个正高 压V0作为行选中信号；在负极性的时候需要产生 一个负高压XVO 作为行选中信号。传统做法是使用两个单独的电荷泵电路 一个正高压电荷泵 用于产生正高压(VO)，而另 个负高压电荷泵用于产生负高压(XVO)。但是这样无疑会占据很大的芯片面积，因此有文献提出一种基于耦合电容共享的电荷泵电路并且被应用于快闪存储器电路设计领域；图2是这种电荷泵的电路图，CK1和CK2是两相非 交叠时钟，正电荷泵和负电荷泵通过一组由VCP和VCN控制的耦 合开关共享一组电容；其中耦合开关中的PMOS和丽OS的衬底端 都分别接了系统最正的电压VPP和系统鏺负电压VPN ，这严重的 束缚了该电路的效率、增大了该电路的内耗；另外该电路用PMOS 传输管传递低电平、用丽OS传输管传递高电平，均存在一个阈值 电压的损失，所以只能产生(N+l) * (VCI-Vt)的正高压禾卩-N* (Vt-VCI)的负高压，其巾N为电荷泵的级数，Vt为传输管的阈 值。这样对于给定的电压将需要更多的级数也即更多的面积来实 现电路的设计；而且这个问题会随着工艺特征尺寸不断縮小、系 统的电源电压的不断降低日趋严重。尤其是在LCD驱动电路设计中，因为系统往往都需要至少20V左右的高压。 发明内容本发明的目的在于提出一种低成本高效率分时复用的电荷泵 电路。其基于分时复用技术，使得设计对工艺耐压值的要求降低为原来的一半；其基于空间交叠技术，可以将耦合电容的面积縮小 到原来的四分之一以内；其极性转换电路设计上节省了一个外接 电容；其正高压电荷泵和负高压电荷泵设计采用了零称偏技术和 电荷分享技术可以很大程度上降低了该电路的内耗，提高该电路 的效率。本发明提出一种低成本高效率分时复用的电荷泵电路，含有正 高压电荷泵和负高压电荷泵、耦合电容电路、时钟产生电路和极 性转换电路；其特征在于，该电路在系统设计.t采用了分时复用 技术。正高压电荷泵和负高电荷泵通过共享的耦合电容分时产生 正高压和负高压，使得设计对工艺耐压值的要求降低为原来的-一 半。其特征还在于，所述正高压电荷泵和负高压电荷泵采用了零衬 偏技术。在正极性时需要产生正高压，通过将正高压电荷泵电路 的PMOS传输管衬底端接在本级电容正极板即该PMOS传输管的源 端来实现零衬偏，而此时负高压电荷泵的NMOS传输管的栅端和衬 底端均接系统最低电位；在负极性时需要产生负高压，通过将负 高压电荷泵电路的NMOS传输管衬底端接在本级电容负极板即该 丽OS传输管的源端来实现零衬偏，而此时正高压电荷泵的PMOS传 输管的栅端和衬底端均接系统最高电位；其特征还在于，所述正高压电荷泵和负高压电荷泵采用了电荷 分享技术，在正极性时候，相邻两级电容的负极板电位分别是电 源电位和地电位，而下半个周期时候要把原来的电源电位放电到 地电位，把原来的地电位充电到电源电位，这样浪费了大量的电 荷。在电位切换时候，通过将相邻两级电容的负极板短接从而实 现了电荷分享；同样在负极性时可以通过将相邻两级电容正极板短接实现电荷分享。其特征还在于，所述耦合电容电路采用了空间交叠技术，即在M0S电容的上方做MIM (Metal-Insulator-Metal)电容，并将两 种电容并联在一起作为每一级的电容。其特征还在于，所述时钟产生电路为正高压电荷泵、负高压电 荷泵、耦合电容电路和极性转换电路提供需要的时钟，为了节省 功耗，正高压电荷泵和负高压电荷泵每一级的时钟电位都利用了 本级电容上的电位，在正极性时候，正高压电荷泵中控制PMOS传 输管栅端的时钟信号的高电平是该PMOS管所在那一级的电容的正 极板的电位，而低电平则是地电位；在负极性时候，负高压电荷 泵中控制丽0S传输管栅端的时钟信号的低电平是该腿0S管所在 那一级电容的负极板的电位，而高电平则是电源电位。其特征还在于，所述极性转换电路为系统提供需要的基准电压， 从而产生LCD驱动电路所需要的正电压和负电压。在正极性时候， 极性转换电路中源端与(VG)相连的PMOS管关断、源端与GND相 连的丽0S管打开，所以产生的正高压(V0)是以地电位为基准的； 在负极性时候，极性转换电路中源端与GND相连的丽OS管关断、 源端与(VG)相连的PMOS管打开，所以产生的负高压(XVO)是 以列电压(VG)为基准的。因为列电压(VG)和地电位关于行电 压(VM)对称，所以产生的正高压(VO)和负高压(XVO)也是是 关于行电压(VM)对称，这符基于HiFas扫描方式的LCD驱动电 路设计的要求。试验证明，所以本发明能够在很大程度上降低设计成本，提高电路效率.达到了预期的目的。
—n哲结合附图及具体实施例对本发明作进一歩详细说明。图1基于HiFas扫描方式的LCD驱动电路的驱动波形图；图2基于耦合电容共:享的电荷泵电路图；图3本发明提出的一种低成本高效率分时复用的电荷泵电路框图；图4本发明提出的一种低成本高效率分时复用的电荷泵电路详 图；图5A正极性等效原理图；图5B正极性时钟信号波形图；图6A负极性等效原理图；图6B负极性时钟信号波形图。
具体实施方式
结合
本发明的具体实施方式
。图1为基于HiFas扫描方式的LCD驱动电路的驱动波形图。图2为基于耦合电容共亨的电尙泵电路图。如图3，为了实现正高压和负高压分时产生，在正极性时，时 钟产生电路105将负高压电荷泵103关断，正高压电荷泵102、耦 合电容电路104和极性转换电路101在时钟产生电路105的控制 下产生正高压V0;在负极性时，时钟产生电路105将正高压电荷 泵102关断，负高压电荷泵103、耦合电容电路104和极性转换电 路101在时钟产生电路105的控制下产生负高压XVO;如图4，其中正高压电荷泵负高压电荷泵均为7级高压电荷泵， 每一级结构均相同，且与极性转换电路101结构也相同，比如， 第i (i=l~8)级包括两个PMOS管MPi—1、 MPi—2，两个NMOS 管MNi—1、 MNi—2， 5个开关Si—1、 Si—2、 Si—3、 Si—4、 Si—5, — 个电容Ci;其中电荷分享电路包括一组开关管SI—6、S2—6......S6_6，这些幵关都是由高电平打开，由低电平关闭的。在正极性时候，其中正高压电荷泵102和负高压电荷泵103 每一级开关的动作相同，且与极性转换电路101中的开关动作一 致，比如在第i (i=l 8)级中，开关Si一l向右闭合与时钟产生电 路105的输出CKPi相连接，开关Si一2向右闭合与本级电容Ci正 极板Pi相连,开关Si—3和Si—4均向左闭合与正极性时系统的最低电位(GND)相连接；开关Si—5向上闭合与本级电容Ci负极板 Ni相连接；另外在正极性时，时钟产生电路105的控制信号CK一P 和CK^N均为系统最高电位V0，所以在正极性时，图4所示的电 路等效为图5A所示的电路；在负极性时候，其中正高压电荷泵102和负高压电荷泵103 每一级开关的动作也相同，且与极性转换电路101中的开关动作 一致，比如在第i (i=l 8)级中，开关Si一l和S^2均向左闭合与 负极性时系统的最高电位(VCI)相连接，开关Si_3向右闭合与 本级电容Ci负极板Ni相连接,开关Si—4向右闭合与时钟产生电路 105的输出CKNi相连接；开关Si—5向下闭合与本级电容Ci正极 板Pi相连;另外在负极性时，时钟产生电路105的控制信号CK—P 和CK一N均为系统最低电位XV0，所以在负极性时，图4所示的 电路等效为图6A所示的电路。图5A是图4在正极性时候的等效电路图，所以图5A中所有的 标识都继承了图4 ;图5B是正极性时时钟产生电路105输出的时 钟信号波形图，其中VPi (i=l 8)表示电容Ci正极板Pi上的电 压，POLAR表示极性信号。图5A与基本的DIKSON电荷泵结构相似，工作原理也与 DIKSON电荷泵相同，但是其中正高压电荷泵102中的PMOS传 输管(MPl一l MPn—1)的衬底端都连接在本级电容的正极板 (Pl Pn),从而实现了零衬偏，大大提高了该电路的电荷传输效率； 另外，在时钟切换的时候，开关(SI—6~S6—6)在时钟产生电路105 输出信号CKPO的作用下短时间闭合，从而实现了电荷分享，进一 步提节省了该电路的内耗。另外控制每一级的时钟的电位都利用 了本级电容上的电位，比如，CKPi (i=l~8)的高电平VPi则来自 于电容Ci的正极板Pi，从而也在很大程度上节省该电路的内耗；图6A是图4在负极性时的等效电路图，所以图6A中所有的标 识都继承了图4 ;图6B是负极性时时钟产生电路105输出的时钟 信号波形图，其中VNi (i=l 8)表示电容Ci负极板Ni上的电压，POLAR表示极性信号。与正极性相似，图6A与基本的DIKSON电荷泵结构相似，工 作原理也与DIKSON电荷泵相同，其中负高压电荷泵103中的 NMOS传输管(MNl一l MNn一l)的衬底端都连接在本级电容的负 极板(Nl Nn),从而实现了零衬偏，大大提高了该电路的电荷传 输效率；另外，在时钟切换的时候开关(S1_6 S6_6)在时钟产生电路105输出信号CKP0的作用下短时间闭合，从而实现了电荷分 享，进一步提节省了该电路的内耗。另外控制每一级的时钟的电 位都利用了本级电容上的电位，比如，CKNi (i=l~8)的低电平 VNi则来自于电容Ci的负极板Ni,从而也在很大程度上节省该电 路的内耗。正极性时负高压电荷泵103不工作，从而系统产生了相对于地 电位的正高压V0，负极性时正高压电荷泵102不工作，从而系统 产生了相对于VG的负高压XV0;从而实现了正负电压分时产生， 使得设计对工艺耐压值降低为原来的一半，在很大程度上节省了 芯片的成本。正高压电荷泵102和负高压电荷泵103共享耦合电容电路104， 而且在耦合电容电路的设计上采用了 MOS电容和MIM电容空间 交叠技术，与传统做法相比，电容的面积节省了四分之三；也在 很大程度上节省了芯片的成本。极性转换电路101根据不同极性灵活切换电容极板的电位， 节省了一个外接电容给芯片的应用带来了很大的方便。
权利要求
1、一种低成本高效率分时复用的电荷泵电路，含有正高压电荷泵和负高压电荷泵、耦合电容电路、时钟产生电路和极性转换电路，其特征在于该电路在系统设计上采用了分时复用技术，所述正高压电荷泵和负高压电荷泵采用了零衬偏技术和电荷分享技术；所述耦合电容电路在设计采用了空间交叠技术；所述时钟产生电路产生系统各个模块需要的时钟信号；所述的极性转换电路为系统提供基准电压，从而产生LCD驱动电路所需要的正电压和负电压。
2、 如权利要求1所述的一种低成本高效率分时复用的电荷泵 电路，其特征在于该电路在系统设计上采用了分时复用技术， 正高压电荷泵和负高电荷泵通过共享的耦合电容分时产生正高压 和负高压，使得设计对工艺耐压值的要求降低为原来的一半。
3、 如权利要求1所述的一种低成本高效率分时复用的电荷泵电路，其特征在亍所述正高压电荷泵和负高压电荷泵采用了零 衬偏技术，在正极性时需要产生正高压，通过将正高压电荷泵电路的PM0S传输管衬底端接在本级电容正极板即该PM0S传输管的 源端来实现零衬偏，而此时负高压电荷泵的丽0S传输管的栅端和 衬底端接系统最低电位；在负极性时候需要产生负高压，通过将 负高压电荷泵电路的丽0S传输管衬底端接在本级电容负极板即该 丽0S传输管的源端来实现零衬偏，而此时正髙压电荷泵的PM0S传 输管的栅端和衬底端接系统最高电位。
4、 如权利要求1所述的一种低成本高效率分时复用的电荷泵电路，其特征在于所述正高压电荷泵和负高压电荷泵采用了电 荷分享技术，在正极性时候，相邻两级电容的负极板电位分别是 电源电位和地电位，而下半个周期时候要把原来的电源电位放电 到地电位，把原来的地电位充电到电源电位，这样浪费了大量的 电荷；在电位切换时候，通过将相邻两级电容的负极板短接从而实现了电荷分享；同样在负极性时候也可以通过将相邻两级电容 正极板短接实现电荷分享。
5、 如权利要求1所述的一种低成本高效率分时复用的电荷泵 电路，其特征在于所述耦合电容电路采用了空间交叠技术，即 在M0S电容的上方做M頂(Meta1-Insulator-Metal)电容，并将两 种电容并联在一起作为每一级的电容。
6、 如权利要求1所述的一种低成本高效率分时复用的电荷泵 电路，其特征在于所述时钟产生电路为正高压电荷泵、负高压 电荷泵、耦合电容电路和极性转换电路提供需要的时钟，为了节 省功耗，正高压电荷泵和负高压电荷泵每一级的时钟电位都利用 了本级电容上的电位，在正极性时候，正高压电荷泵中控制PM0S 传输管栅端的时钟信号高电平是该PM0S管所在那一级的电容的正 极板的电位，而低电平则是地电位；在负极性时候，负高压电荷 泵中控制醒0S传输管栅端的时钟信号低电平是该丽0S管所在那 一级的电容的负极板的电位，而高电平则是电源电位。
7、 如权利要求1所述的一种低成本高效率分时复用的电荷泵 电路，其特征在于所述极性转换电路为系统提供需要的基准电 压，从而产生LCD驱动电路所需要的正电压和负电压，在正极性 时候，极性转换电路中的PMOS管关断、丽0S管打开，所以产生的 正高压(V0)是以地电位为基准的；在负极性时候，将极性转换 电路的丽OS管关断、PM0S管打开，所以产生的负高压(XV0)是 以列电压(VG)为基准的。因为列电压(VG)和地电位关于行电 压(VM)对称，所以产生的正高压(V0)和负高压(XV0)也是是 关于行电压(VM)对称，这符合基于HiFas扫描方式的LCD驱动 电路设计的要求。
全文摘要
本发明是一种低成本高效率分时复用的电荷泵电路，它属于模拟集成电路设计和LCD驱动电路设计领域，尤其涉及到基于HiFas(High Frequency Amplitude Selection)扫描方式的LCD驱动电路设计.其特征在于，系统采用了分时复用技术，从而降低了设计对工艺耐压值的要求；在耦合电容设计上采用了空间交叠技术，从而更加合理的利用了芯片的面积。在极性转换电路设计上通过灵活的切换电容极板上的电压节省了一个外接电容。在正高压电荷泵和负高压电荷泵设计上采用了零衬偏技术和电荷分享技术，从而提高了电荷传输效率，降低了该电路的内耗。本发明利用以上技术能够在很大程度上降低设计成本，提高电路效率。
文档编号H02M3/07GK101335486SQ20071011810
公开日2008年12月31日 申请日期2007年6月28日 优先权日2007年6月28日
发明者昕 林, 林丰成, 博 陈, 双 韩 申请人:天利半导体(深圳)有限公司