分时复用的正负电荷泵电路的制作方法
【技术领域】
[0001]本发明涉及一种电荷栗电路，特别是涉及一种正负电荷栗电路。
【背景技术】
[0002]电荷栗是其中电荷在多个电容器之间运动以产生具有期望极性和电平的电压DC/DC转换器，电荷栗电路常被应用于电子产品的驱动电路中，使用广泛。现有电荷栗电路都为单一方向的电荷栗，如正电荷栗电路或负电荷栗电路，但由于现在电路电源系统的复杂，多数电路中都需要使用到正高压和负高压，尤其在显示驱动电路中，正负高压的使用非常常见，这就导致一个电路需要使用正负高压时，必须设计正负两个电荷栗电路才能满足使用需求，两个电荷栗电路的同时使用，必然导致电路版图资源的增多，不利于电路的成本降低。
【发明内容】
[0003]本发明的目的在于克服现有技术中存在的不足，提供一种分时复用的正负电荷栗电路，通过对电荷栗电路开关的控制，使电荷栗电路既能工作在正电荷栗模式，又能工作在负电荷栗模式，满足电路对正负电压的需求，但却能将两个电荷栗合并为一个电荷栗电路，缩减电路版图资源，减少成本。本发明采用的技术方案是:
一种分时复用的正负电荷栗电路，包括一个正电荷栗和一个负电荷栗，所述正电荷栗和负电荷栗通过公用的电容进行结合，并配置开关控制，使得两个电荷栗组合成为分时复用的正负电荷栗。
[0004]具体地，
所述正电荷栗包括:开关管 PM0S1、PM0S2、PM0S3，开关 K11、K12、K13、K14、K15、K16、K17、K18、K19 ；
所述负电荷栗包括:开关管 NMOSl、NM0S2、NM0S3，开关 Κ21、Κ22、Κ23、Κ24、Κ25、Κ26、Κ27、Κ28、Κ29、；
所述公用的电容包括电容Cl、C2和C3 ；
PMOSl的漏极接正电压VDD，栅极接开关Kll的动端，开关Kll的第一静端接正电压VDD，第二静端接时钟CKl ；PM0S1的源极接开关K17的第二静端；开关K17的第一静端接正电压VDD，动端接PMOSl的衬底；
开关K12的一端接时钟CKl，另一端接PMOSl的源极和PM0S2的漏极，以及电容Cl的一端;
PM0S2的栅极接开关K13的动端，开关K13的第一静端接正电压VDD，第二静端接时钟CK2 ；PM0S2的源极接开关K18的第二静端；开关K18的第一静端接正电压VDD，动端接PM0S2的衬底；
开关K14的一端接时钟CK2，另一端接PM0S2的源极和PM0S3的漏极，以及电容C2的一端; PM0S3的栅极接开关K15的动端，开关K15的第一静端接正电压VDD，第二静端接时钟CKl ；PM0S3的源极接开关K19的第二静端；开关K19的第一静端接正电压VDD，动端接PM0S3的衬底；
开关K16的一端接正电压VDD，另一端接PM0S3的源极，电容C3的一端，以及输出端
VO ；
NMOSl的漏极接地GND，栅极接开关K21的动端，开关K21的第一静端接地GND，第二静端接时钟CKl ；NMOSl的源极接开关K27的第二静端；开关K27的第一静端接地GND，动端接NMOSl的衬底；
开关K22的一端接时钟CKl，另一端接NMOSl的源极和NM0S2的漏极，以及电容Cl的另一端;
NM0S2的栅极接开关K23的动端，开关K23的第一静端接地GND，第二静端接时钟CK2 ;NM0S2的源极接开关K28的第二静端；开关K28的第一静端接地GND，动端接NM0S2的衬底；开关K24的一端接时钟CK2，另一端接NM0S2的源极和NM0S3的漏极，以及电容C2的另一端;
NM0S3的栅极接开关K25的动端，开关K25的第一静端接地GND，第二静端接时钟CKl ;NM0S3的源极接开关K29的第二静端；开关K29的第一静端接地GND，动端接NM0S3的衬底；开关K26的一端接地GND，另一端接NM0S3的源极，电容C3的另一端，以及输出端XVO ；时钟CKl和时钟CK2的信号相反。
[0005]本发明的优点在于:当电路需要使用到正负高压时，采用分时复用的正负电荷栗电路结构，仅需设计一个电荷栗电路，既能满足电路内部对正负高压的需求，并且由于正负电荷栗公用一组电容，缩减电路版图资源，降低电路成本。
【附图说明】
[0006]图1为本发明的正负电荷栗电路原理图。
[0007]图2为本发明工作在正电荷栗模式时的开关切换示意图。
[0008]图3为本发明工作在负电荷栗模式时的开关切换示意图。
[0009]图4为本发明中正电荷栗模式时电路简化示意图。
[0010]图5为本发明中使用的单刀双掷开关结构示意图。
【具体实施方式】
[0011]下面结合具体附图和实施例对本发明作进一步说明。
[0012]正负电荷栗电路线路图如图1所示，它将上半部分的正电荷栗，以及下半部分的负电荷栗，通过公用的电容进行结合，并配置开关控制，使得两个电荷栗组合成为分时复用的正负电荷栗。正负电荷栗分别工作时的开关切换如图2和图3所示，CKU CK2为两个相反的时钟信号。
[0013]所述正电荷栗包括:开关管PMOSl、PM0S2、PM0S3，开关 Kll、K12、K13、K14、K15、K16、K17、K18、K19 ；
所述负电荷栗包括:开关管 NMOSl、NM0S2、NM0S3，开关 Κ21、Κ22、Κ23、Κ24、Κ25、Κ26、Κ27、Κ28、Κ29、； 所述公用的电容包括电容Cl、C2和C3 ；
PMOSl的漏极接正电压VDD，栅极接开关Kll的动端，开关Kll的第一静端接正电压VDD，第二静端接时钟CKl ；PM0S1的源极接开关K17的第二静端；开关K17的第一静端接正电压VDD，动端接PMOSl的衬底；
开关K12的一端接时钟CKl，另一端接PMOSl的源极和PM0S2的漏极，以及电容Cl的一端;
PM0S2的栅极接开关K13的动端，开关K13的第一静端接正电压VDD，第二静端接时钟CK2 ；PM0S2的源极接开关K18的第二静端；开关K18的第一静端接正电压VDD，动端接PM0S2的衬底；
开关K14的一端接时钟CK2，另一端接PM0S2的源极和PM0S3的漏极，以及电容C2的一端;
PM0S3的栅极接开关K15的动端，开关K15的第一静端接正电压VDD，第二静端接时钟CKl ；PM0S3的源极接开关K19的第二静端；开关K19的第一静端接正电压VDD，动端接PM0S3的衬底；
开关K16的一端接正电压VDD，另一端接PM