一种电荷泵控制电路的制作方法
【专利摘要】本发明实施例公开了一种电荷泵控制电路，所述电路包括：电荷泵单元，电压检测单元和电荷泵控制单元，电压检测单元的输入端与电荷泵单元的输出端相连，用于检测所述电荷泵单元的输出端电压是否达到目标电压值，如果是则输出第一标志信号到电荷泵控制单元，否则输出第二标志信号到电荷泵控制单元；电荷泵控制单元的输入端与电压检测单元的输出端相连，在第一标志信号的控制下产生使设定电荷泵电路工作的使能信号，以控制设定电荷泵电路工作以维持目标电压值，或者在第二标志信号的控制下产生使所有电荷泵电路工作的使能信号，以控制所有电荷泵电路工作以共同产生目标电压，以达到减小输出电压波动的目的。
【专利说明】
一种电荷泵控制电路
技术领域
[0001 ]本发明实施例涉及电路技术，尤其涉及一种电荷栗控制电路。
【背景技术】
[0002]非易失闪存介质(norFlash/nand Flash)是一种很常见的存储芯片，兼有随机存储器(RandomAccess Memory，RAM)和只读存储器(Read-OnIy Memory，ROM)的优点，数据掉电不会丢失，是一种可在系统进行电擦写的存储器，同时它的高集成度和低成本使它成为市场主流。
[0003]Flash芯片是由内部成千上万个存储单元组成的，每个储存单元存储一位数据，通过在存储单元的字线上施加相应的电压来完成数据的存储操作，所述电压通常是由电荷栗电路产生，电荷栗电路输出的电压通常会带有一定的电压波动，所述电压波动会影响数据的存储，而且，随着Flash芯片工艺特征尺寸的缩小，输出电压的电容负载也随着变大，为了满足Flash芯片的读出时间要求，需要许多电荷栗电路并联工作，进而导致电荷栗电路输出的电压波动更大且难以控制，同时输入电源噪声也会增大，影响Flash芯片的存储性能。现有技术中的一种电荷栗电路结构示意图可以参见图1所示，这种电路结构对输出电压的波动有一定的抑制作用，但是效果不理想。
[0004]综上所述，需要设计一种电路来减小电荷栗电路输出电压的波动范围，提高输出电压的准确度。
【发明内容】
[0005]本发明提供一种电荷栗控制电路，以减小输出电压的波动范围。
[0006]本发明实施例提供一种电荷栗控制电路，所述电路包括:
[0007]电荷栗单元，所述电荷栗单元包括至少两个电荷栗电路，所述电荷栗电路相互并联连接，用于产生电压；
[0008]电压检测单元，所述电压检测单元的输入端与所述电荷栗单元的输出端相连，用于检测所述电荷栗单元的输出端电压是否达到目标电压值，如果是则输出第一标志信号到电荷栗控制单元，否则输出第二标志信号到电荷栗控制单元；
[0009]电荷栗控制单元，所述电荷栗控制单元的输入端与所述电压检测单元的输出端相连，在所述第一标志信号的控制下产生使设定电荷栗电路工作的使能信号，以控制所述设定电荷栗电路工作以维持所述目标电压值，或者在所述第二标志信号的控制下产生使所有电荷栗电路工作的使能信号，以控制所有电荷栗电路工作以共同产生目标电压。
[0010]优选的，所述电压检测单元包括分压模块和标志信号产生模块，其中，所述分压模块用于对所述电荷栗单元的输出端电压进行分压;所述标志信号产生模块用于根据所述电荷栗单元的输出端电压产生第一标志信号或者第二标志信号。
[0011 ]进一步的，所述分压模块包括第一电阻、第二电阻和第三电阻，所述标志信号产生模块包括第一比较器和第二比较器，其中:
[0012]所述第一电阻的第一端与所述电荷栗单元的输出端相连，第二端与所述第二电阻的第一端相连，所述第二电阻的第二端与所述第三电阻的第一端相连，所述第三电阻的第二端接地；
[0013]所述第一比较器的正相输入端与所述第一电阻的第二端相连，反相输入端与参考电压相连，输出端输出第一标志信号；
[0014]所述第二比较器的正相输入端与所述第二电阻的第二端相连，反相输入端与参考电压相连，输出端输出第二标志信号。
[0015]优选的，所述电荷栗控制单元包括纹波消减电路、选择电路、控制信号触发电路和电荷栗使能信号发生电路，
[0016]其中，所述纹波消减电路的第一输入端与所述电压检测单元的输出端相连，第二输入端与所述控制信号触发电路相连，用于产生控制所述选择电路工作模式的控制信号；
[0017]所述选择电路的第一输入端与所述电压检测单元的输出端相连，第二输入端与所述控制信号触发电路相连，使能端与所述纹波消减电路的输出端相连，用于对第一输入端信号和第二输入端信号做出选择；
[0018]所述控制信号触发电路的数据端与所述选择电路的输出端相连，用于产生控制所述纹波消减电路、选择电路和电荷栗使能信号发生电路的控制信号；
[0019]所述电荷栗使能信号发生电路的第一输入端与所述电压检测单元的输出端相连，第二输入端与所述控制信号触发电路相连，用于产生控制电荷栗工作的使能信号。
[0020]进一步的，所述纹波消减电路包括第一反相器、第一与非门、第二与非门、第三与非门、第一或非门和第二或非门，
[0021]其中，所述第一反相器的输入端与第一与非门的第三输入端相连，输出端与第二与非门的第二输入端相连;第一与非门的第一输入端和第二输入端与所述控制信号触发电路相连，输出端与第三与非门的第一输入端相连;第二与非门的第一输入端与所述控制信号触发电路相连，输出端与第三与非门的第二输入端相连;第三与非门的输出端与第一或非门的第一输入端相连;第一或非门的第二输入端与第二或非门的输出端相连，第一或非门的输出端与第二或非门的第一输入端相连;第二或非门的第二输入端与所述电压检测单元的输出端相连，输出端与选择电路的使能端相连。
[0022]进一步的，所述选择电路包括:第二反相器、第一与门、第二与门、第三或非门和第三反相器，其中，所述第二反相器的的输入端与所述第二或非门的输出端以及第一与门的第二输入端相连，输出端与第二与门的第二输入端相连;第一与门的第一输入端与所述控制信号触发电路相连，输出端与第三或非门的第一输入端相连;第二与门的第一输入端与所述电压检测单元的输出端相连，输出端与第三或非门的第二输入端相连;第三或非门的输出端与第三反相器的输入端相连;第三反相器的输出端与所述控制信号触发电路的数据端相连。
[0023]进一步的，所述控制信号触发电路包括至少两个触发器，所述至少两个触发器顺次连接，所述至少两个触发器的控制端和复位端与所述电压检测单元的输出端相连，第一触发器的数据端与所述选择电路的输出端相连。
[0024]进一步的，所述电荷栗使能信号发生电路包括:第四反相器、第四或非门、第五或非门和至少两个第四与非门，其中，所述第四反相器的输入端与所述电压检测单元的输出端相连，输出端与第五或非门的第二输入端相连;第四或非门的第一输入端与所述电压检测单元的输出端相连，第二输入端与第五或非门的输出端相连，输出端与第五或非门的第一输入端相连;所述至少两个第四与非门的第一输入端与第五或非门的输出端相连，第二输入端与所述至少两个触发器的输出端一一对应相连，输出端与所述至少两个电荷栗电路的使能控制端一一对应相连。
[0025]进一步的，所述电路还包括时钟信号发生单元，所述时钟信号发生单元与电荷栗单元相连，用于产生设定频率的时钟信号。
[0026]本发明实施例提供的电荷栗控制电路，包括电荷栗单元、电压检测单元和电荷栗控制单元，所述电荷栗单元包括至少两个电荷栗电路，所述电荷栗电路相互并联连接，用于快速产生电压，通过将电压检测单元的输入端与所述电荷栗单元的输出端相连，对电荷栗单元的输出端电压是否达到目标电压值进行监测，如果是则输出第一标志信号到电荷栗控制单元，否则输出第二标志信号到电荷栗控制单元，当所述电荷栗控制单元接收到所述第一标志信号后，产生使设定电荷栗电路工作的使能信号，以控制所述设定电荷栗电路工作以维持所述目标电压值，当所述电荷栗控制单元接收到所述第二标志信号后产生使所有电荷栗电路工作的使能信号，以控制所有电荷栗电路工作以共同快速地产生目标电压；当电荷栗单元产生的电压达到目标电压后，通过电荷栗控制单元的控制，只允许一个或者几个电荷栗电路工作，从而达到减小输出电压波动的目的。
【附图说明】
[0027]图1是现有技术中的一种电荷栗电路结构示意图；
[0028]图2是本发明实施例一提供的一种电荷栗控制电路结构示意图；
[0029]图3是本发明实施例一提供的一个电荷栗电路工作和多个电荷栗电路同时工作时，输出电压波动的对比示意图；
[0030]图4是本发明实施例二提供的电压检测单元的结构示意图；
[0031 ]图5是本发明实施例二提供的一种电压检测单元的电路图；
[0032]图6是本发明实施例三提供的电荷栗控制单元的结构示意图；
[0033]图7是本发明实施例三提供的一种纹波消减电路和选择电路的电路图；
[0034]图8是本发明实施例三提供的一种控制信号触发电路的电路图；
[0035]图9是本发明实施例三提供的一种电荷栗使能信号发生电路图；
[0036]图10是本发明实施例三提供的各信号波形示意图；
[0037]图11是本发明实施例三提供的本发明的电荷栗控制电路和现有的电荷栗控制电路在同样负载条件下的输出电压波动仿真波形对比示意图。
【具体实施方式】
[0038]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
[0039]实施例一
[0040]图2为本发明实施例一提供的一种电荷栗控制电路结构示意图，本实施例适用于为了满足Flash芯片的读出时间要求，多个电荷栗电路并联工作的情况。如图2所示，本实施例提供的一种电荷栗控制电路结构示意图，包括:电荷栗单元210、电压检测单元220和电荷栗控制单元230。
[0041]电荷栗单元210包括至少两个电荷栗电路，所述电荷栗电路相互并联连接，用于产生电压；电压检测单元220的输入端与电荷栗单元210的输出端相连，用于检测电荷栗单元210的输出端电压是否达到目标电压值，如果是则输出第一标志信号到电荷栗控制单元230，否则输出第二标志信号到电荷栗控制单元230;电荷栗控制单元230的输入端与电压检测单元220的输出端相连，在所述第一标志信号的控制下产生使设定电荷栗电路工作的使能信号，以控制所述设定电荷栗电路工作以维持所述目标电压值，或者在所述第二标志信号的控制下产生使所有电荷栗电路工作的使能信号，以控制所有电荷栗电路工作以共同产生目标电压。
[0042]为了满足Flash芯片的读出时间要求，需要多个电荷栗电路并联工作，但是每个电荷栗电路输出的电压通常会带有一定的电压波动，当多个电荷栗电路并联同时工作时，输出电压的波动范围会更大，具体可以参见图3所示的一个电荷栗电路工作和多个电荷栗电路同时工作时，输出电压波动对比图，其中第一曲线310代表一个电荷栗电路工作时输出的电压波动，第二曲线320代表多个电荷栗电路同时工作时输出的电压波动。因此，本发明的技术方案通过在电荷栗单元的输出端设置电压检测单元220，用于对电荷栗单元210的输出电压是否达到目标电压值进行监测，电荷栗控制单元230根据电压检测单元220输出的标志信号，控制电荷栗单元210中电荷栗电路工作的数量，当电荷栗单元210输出的电压值未达到目标电压值时，启动所有的电荷栗电路工作，以便快速输出目标电压值，当电荷栗单元输出的电压值达到目标电压值后，只启动某一个或者几个电荷栗电路工作即可，在满足Flash芯片的读出时间要求的同时，最大限度地减小了输出电压的波动范围。
[0043]本实施例的技术方案，通过将电压检测单元的输入端与所述电荷栗单元的输出端相连，对电荷栗单元的输出端电压是否达到目标电压值进行监测，如果是则输出第一标志信号到电荷栗控制单元，否则输出第二标志信号到电荷栗控制单元，当所述电荷栗控制单元接收到所述第一标志信号后，产生使设定电荷栗电路工作的使能信号，以控制所述设定电荷栗电路工作以维持所述目标电压值，当所述电荷栗控制单元接收到所述第二标志信号后产生使所有电荷栗电路工作的使能信号，以控制所有电荷栗电路工作以共同快速地产生目标电压；当电荷栗单元产生的电压达到目标电压后，通过电荷栗控制单元的控制，只允许一个或者几个电荷栗电路工作，从而达到在满足Flash芯片的读出时间要求的同时，减小输出电压波动的目的。
[0044]实施例二
[0045]图4是本发明实施例二提供的电压检测单元的结构示意图，在上述实施例的基础上，本实施例对电压检测单元220进行了优化，参见图4所示，电压检测单元220包括:分压模块221和标志信号产生模块222，其中，分压模块221用于对电荷栗单元210的输出端电压进行分压;标志信号产生模块222用于根据电荷栗单元210的输出端电压产生第一标志信号或者第二标志信号。
[0046]优选的，作为电压检测单元220的一种实现方式，参见图5所示，分压模块221包括:第一电阻Rl、第二电阻R2和第三电阻R3，标志信号产生模块222包括第一比较器COMPl和第二比较器C0MP2，其中:
[0047]第一电阻Rl的第一端与电荷栗单元210的输出端相连，第二端与第二电阻R2的第一端相连，第二电阻R2的第二端与第三电阻R3的第一端相连，第三电阻R3的第二端接地;第一比较器COMPl的正相输入端与第一电阻Rl的第二端相连，反相输入端与参考电压相连，输出端输出第一标志信号;第二比较器C0MP2的正相输入端与第二电阻R2的第二端相连，反相输入端与参考电压相连，输出端输出第二标志信号。
[0048]其中，第三电阻R3的阻值可以根据设计需要选用不同的值，第一电阻Rl和第二电阻R2的阻值根据电荷栗单元210的输出目标电压选取;第一比较器COMPl的正相输入端的检测目标电压值大于第二比较器C0MP2的正相输入端的检测目标电压值，示例性的，第一比较器COMPl的正相输入端的检测目标电压值可以根据需要进行设置，当第一比较器COMPl的正相输入端的电压大于目标电压值时，第一比较器COMPl的输出端为高电平，反之，为低电平；同样的道理，第二比较器C0MP2的正相输入端的检测目标电压值可以根据具体情况进行设置，当第二比较器C0MP2的正相输入端的电压大于目标电压值时，第二比较器C0MP2的输出端为高电平，反之，为低电平。
[0049]本实施例的技术方案，将电压检测单元优化为分压模块和标志信号产生模块，其中，分压模块用于对电荷栗单元的输出端电压进行分压，标志信号产生模块用于根据电荷栗单元的输出端电压产生第一标志信号或者第二标志信号，从而使得电荷栗控制单元可以根据所述第一标志信号或者第二标志信号产生控制电荷栗电路工作的控制信号。
[0050]实施例三
[0051]图6是本发明实施例三提供的电荷栗控制单元的结构示意图，在上述实施例的基础上，本实施例对电荷栗控制单元230进行了优化，参见图6所示，电荷栗控制单元230包括纹波消减电路231、选择电路232、控制信号触发电路233和电荷栗使能信号发生电路234;
[0052]其中，纹波消减电路231的第一输入端与电压检测单元220的输出端相连，第二输入端与控制信号触发电路233相连，用于产生控制选择电路232工作模式的控制信号;选择电路232的第一输入端与电压检测单元220的输出端相连，第二输入端与控制信号触发电路233相连，使能端与纹波消减电路231的输出端相连，用于对第一输入端信号和第二输入端信号做出选择;控制信号触发电路233的数据端与选择电路232的输出端相连，用于产生控制纹波消减电路231、选择电路232和电荷栗使能信号发生电路234的控制信号；电荷栗使能信号发生电路234的第一输入端与电压检测单元220的输出端相连，第二输入端与控制信号触发电路233相连，用于产生控制电荷栗工作的使能信号。
[0053]示例性的，参见图7所示，纹波消减电路231包括第一反相器Tl、第一与非门Y1、第二与非门Y2、第三与非门Y3、第一或非门Hl和第二或非门H2，其中，第一反相器Tl的输入端与第一与非门Yl的第三输入端相连，输出端与第二与非门Y2的第二输入端相连;第一与非门Yl的第一输入端和第二输入端与控制信号触发电路233相连，输出端与第三与非门Y3的第一输入端相连;第二与非门Y2的第一输入端与控制信号触发电路233相连，输出端与第三与非门Y3的第二输入端相连;第三与非门Y3的输出端与第一或非门Hl的第一输入端相连；第一或非门Hl的第二输入端与第二或非门H2的输出端相连，第一或非门Hl的输出端与第二或非门H2的第一输入端相连;第二或非门H2的第二输入端与电压检测单元220的输出端相连，输出端与选择电路232的使能端相连。参见图7所示，当电荷栗单元210的输出电压VOUT达到目标电压值后，如果TR_RIP为低电平，且Q〈0>变为高电平，或者如果TR_RIP为高电平，且Q〈1>、Q〈0>都变为高电平，则LP_EN从低电平变为高电平。信号TR_RIP为输入参数，可以在电荷栗单元210的输出电压VOUT达到目标电压值后，通过信号TR_RIP可以设置同时工作的电荷栗电路的个数。
[0054]选择电路232包括:第二反相器T2、第一与门Dl、第二与门D2、第三或非门H3和第三反相器T3，其中，第二反相器T2的输入端与第二或非门H2的输出端以及第一与门Dl的第二输入端相连，输出端与第二与门D2的第二输入端相连;第一与门Dl的第一输入端与控制信号触发电路233相连，输出端与第三或非门H3的第一输入端相连;第二与门D2的第一输入端与电压检测单元220的输出端相连，输出端与第三或非门H3的第二输入端相连;第三或非门H3的输出端与第三反相器T3的输入端相连；第三反相器T3的输出端与控制信号触发电路233的数据端相连。参见图7所示，当LP_EN为低电平时，输出端DO等于DISPMP2，当LP_EN为高电平时，输出端DO等于Q〈n>，其中η为大于等于O的整数。在电荷栗单元210的输出电压VOUT达到目标电压值之前，其输出端DO选择DISPMP2，达到目标电压值之后选择控制信号触发电路233的输出Q〈n>。
[0055]示例性的，参见图8所示，控制信号触发电路233包括至少两个触发器，所述至少两个触发器顺次连接，所述至少两个触发器的控制端和复位端与电压检测单元220的输出端(DISPMP和DISPMP2)相连，第一触发器CO的数据端与选择电路232的输出端相连。在控制端CLK的上升沿(也可以是下降沿)锁存输入数据D到输出Q，RSTB为复位信号，当RSTB为低电平时，输出Q为低电平。除了第一个触发器的数据D来自选择电路232的输出之外，后面其余的触发器的输入D均来自前面触发器的输出Q。
[0056]示例性地，参见图9所示，电荷栗使能信号发生电路234包括:第四反相器T4、第四或非门H4、第五或非门H5和至少两个第四与非门Y4，其中，第四反相器T4的输入端与电压检测单元220的输出端相连，输出端与第五或非门H5的第二输入端相连;第四或非门H4的第一输入端与电压检测单元220的输出端相连，第二输入端与第五或非门H5的输出端相连，输出端与第五或非门H5的第一输入端相连;所述至少两个第四与非门Y4的第一输入端与第五或非门H5的输出端相连，第二输入端与所述至少两个触发器的输出端对应相连，输出端与所述至少两个电荷栗电路的使能控制端一一对应相连。电荷栗使能信号发生电路234用于产生多个电荷栗使能信号PMPEN〈n: 0>，即ΡΜΡΕΝ〈0>，PMPEN〈1>……?]\0^^〈11>。参加图10所示的波形示意图，在电荷栗单元210的输出电压VOUT达到目标电压值之前(S卩DISPMP首次变高即t2时刻之前)，所有的ΡΜΡΕΝ〈η:0>均为高，全部的电荷栗电路同时工作，在电荷栗单元210的输出电压VOUT达到目标电压值之后，PMPEN〈n: 0>将分别等于Q〈n: 0>，使得各个电荷栗电路逐个循环工作，或者每两个或更多个电荷栗循环工作，从而可以减小电荷栗单元210输出电压的波动范围，提高输出电压的准确度，同时还能满足Flash芯片的读出时间要求，因为同时工作的电荷栗电路的数量少了，所以也可以减小电荷栗电路的输入电源噪声。具体可以参见图11所示的本发明的电荷栗控制电路和现有的电荷栗控制电路在同样负载条件下的输出电压波动仿真波形对比示意图，其中I表示本发明的电荷栗单元210的输出电压波动，2表示现有技术中电荷栗单元的输出电压波动，可以看出本发明的技术方案可以明显地减小电荷栗单元210的输出电压的波动范围。
[0057]在上述各实施例的基础上的，所述电荷栗控制电路还包括时钟信号发生单元，所述时钟信号发生单元与电荷栗单元相连，用于产生设定频率的时钟信号。
[0058]注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
【主权项】
1.一种电荷栗控制电路，其特征在于，包括: 电荷栗单元，所述电荷栗单元包括至少两个电荷栗电路，所述电荷栗电路相互并联连接，用于产生电压； 电压检测单元，所述电压检测单元的输入端与所述电荷栗单元的输出端相连，用于检测所述电荷栗单元的输出端电压是否达到目标电压值，如果是则输出第一标志信号到电荷栗控制单元，否则输出第二标志信号到电荷栗控制单元； 电荷栗控制单元，所述电荷栗控制单元的输入端与所述电压检测单元的输出端相连，在所述第一标志信号的控制下产生使设定电荷栗电路工作的使能信号，以控制所述设定电荷栗电路工作以维持所述目标电压值，或者在所述第二标志信号的控制下产生使所有电荷栗电路工作的使能信号，以控制所有电荷栗电路工作以共同产生目标电压。2.根据权利要求1所述的电路，其特征在于，所述电压检测单元包括分压模块和标志信号产生模块，其中，所述分压模块用于对所述电荷栗单元的输出端电压进行分压;所述标志信号产生模块用于根据所述电荷栗单元的输出端电压产生第一标志信号或者第二标志信号。3.根据权利要求2所述的电路，其特征在于，所述分压模块包括第一电阻、第二电阻和第三电阻，所述标志信号产生模块包括第一比较器和第二比较器，其中: 所述第一电阻的第一端与所述电荷栗单元的输出端相连，第二端与所述第二电阻的第一端相连，所述第二电阻的第二端与所述第三电阻的第一端相连，所述第三电阻的第二端接地； 所述第一比较器的正相输入端与所述第一电阻的第二端相连，反相输入端与参考电压相连，输出端输出第一标志信号； 所述第二比较器的正相输入端与所述第二电阻的第二端相连，反相输入端与参考电压相连，输出端输出第二标志信号。4.根据权利要求1或3所述的电路，其特征在于，所述电荷栗控制单元包括纹波消减电路、选择电路、控制信号触发电路和电荷栗使能信号发生电路， 其中，所述纹波消减电路的第一输入端与所述电压检测单元的输出端相连，第二输入端与所述控制信号触发电路相连，用于产生控制所述选择电路工作模式的控制信号； 所述选择电路的第一输入端与所述电压检测单元的输出端相连，第二输入端与所述控制信号触发电路相连，使能端与所述纹波消减电路的输出端相连，用于对第一输入端信号和第二输入端信号做出选择； 所述控制信号触发电路的数据端与所述选择电路的输出端相连，用于产生控制所述纹波消减电路、选择电路和电荷栗使能信号发生电路的控制信号； 所述电荷栗使能信号发生电路的第一输入端与所述电压检测单元的输出端相连，第二输入端与所述控制信号触发电路相连，用于产生控制电荷栗工作的使能信号。5.根据权利要求4所述的电路，其特征在于，所述纹波消减电路包括第一反相器、第一与非门、第二与非门、第三与非门、第一或非门和第二或非门， 其中，所述第一反相器的输入端与第一与非门的第三输入端相连，输出端与第二与非门的第二输入端相连;第一与非门的第一输入端和第二输入端与所述控制信号触发电路相连，输出端与第三与非门的第一输入端相连;第二与非门的第一输入端与所述控制信号触发电路相连，输出端与第三与非门的第二输入端相连;第三与非门的输出端与第一或非门的第一输入端相连;第一或非门的第二输入端与第二或非门的输出端相连，第一或非门的输出端与第二或非门的第一输入端相连;第二或非门的第二输入端与所述电压检测单元的输出端相连，输出端与选择电路的使能端相连。6.根据权利要求5所述的电路，其特征在于，所述选择电路包括:第二反相器、第一与门、第二与门、第三或非门和第三反相器，其中，所述第二反相器的输入端与所述第二或非门的输出端以及第一与门的第二输入端相连，输出端与第二与门的第二输入端相连;第一与门的第一输入端与所述控制信号触发电路相连，输出端与第三或非门的第一输入端相连;第二与门的第一输入端与所述电压检测单元的输出端相连，输出端与第三或非门的第二输入端相连;第三或非门的输出端与第三反相器的输入端相连;第三反相器的输出端与所述控制信号触发电路的数据端相连。7.根据权利要求6所述的电路，其特征在于，所述控制信号触发电路包括至少两个触发器，所述至少两个触发器顺次连接，所述至少两个触发器的控制端和复位端与所述电压检测单元的输出端相连，第一触发器的数据端与所述选择电路的输出端相连。8.根据权利要求7所述的电路，其特征在于，所述电荷栗使能信号发生电路包括:第四反相器、第四或非门、第五或非门和至少两个第四与非门，其中，所述第四反相器的输入端与所述电压检测单元的输出端相连，输出端与第五或非门的第二输入端相连;第四或非门的第一输入端与所述电压检测单元的输出端相连，第二输入端与第五或非门的输出端相连，输出端与第五或非门的第一输入端相连;所述至少两个第四与非门的第一输入端与第五或非门的输出端相连，第二输入端与所述至少两个触发器的输出端 对应相连，输出端与所述至少两个电荷栗电路的使能控制端一一对应相连。9.根据权利要求1所述的电路，其特征在于，还包括时钟信号发生单元，所述时钟信号发生单元与电荷栗单元相连，用于产生设定频率的时钟信号。
【文档编号】H02M3/07GK105896962SQ201610407309
【公开日】2016年8月24日
【申请日】2016年6月12日
【发明人】张现聚
【申请人】北京兆易创新科技股份有限公司