多功能输入终端及方法

专利名称：多功能输入终端及方法
技术领域：
本发明涉及一种涉及到集成电路的终端，其终端用来接收配置信 息，配置集成电路上的电路，尤其涉及多功能输入终端及方法。
背景技术：
图1 (现有技术)是一种通过USB缆线2连接到USB主机3 (在 本例中是个人电脑)上的USB装置1 (在本例中是手机)的框图。USB 主机3包括USB电路4。 USB装置1包括USB电路5。 USB缆线2有一 个标准的USB插头6，插入USB主机3上的自适应的USB端口 7，因 此，USB主机能够通过USB缆线2上的两条数据线D+和D-读取和写 入USB装置1中的USB电路5。 USB缆线2还提供一条电源电压功率 导线VIN和一条地导线GND。这些导线可用来给USB主机3外部的电 路供电。USB端口 7规定在其导线VIN和地GND之间提供5.0伏的电 压。但是，根据配置，USB主机3可能提供最大100毫安的电源电流 或最大500毫安的电源电流。
在所说明的系统中，用USB主机3和USB端口 7重新给手机1中 的可充电的锂离子电池8充电。因此，手机1包括连接到USB电路5 的电池充电器集成电路9。电池充电器集成电路9还连接到所说明的 USB缆线2的VIN和GND导线上。充电器集成电路9接收来自USB缆 线2的流经电源电压导线VIN和地导线GND的电能，接着用此电能给图2分析了充电的形式。在第一个的快充阶段，电池充电器集成 电路9以恒定电流I-CONST给电池8充电。然后， 一旦电池电压VBATT 达到预先设定的电压V-CONST，电池充电器集成电路9将切换到恒压 充电模式。此恒压充电模式有时亦被称之为"完成(top-off)"阶 段。充电器集成电路在这种恒压充电的模式下已经把能量传递给了电 池，以至电池电压VBATT己经有预先设定的时间间隔维持在预先设定 的充电范围了，之后，电池充电器集成电路9将停止给电池8提供能 量。图2中的垂直线13说明这一点。
由上面所阐述的，USB端口 7可能仅能提供100毫安的电源电流， 或者可能能够提供500毫安的电源电流。在快充阶段，期望以更大的 恒定电流给电池8充电，如果USB端口能够提供更大的充电电流。因 此，如果USB端口 7能够提供500毫安的流经VIN和GND导线的电源 电流，那么在恒电流充电阶段，充电器集成电路将以500毫安的电流 充电。USB主机3中的USB电路4把表示主机能够输出给它的USB端 口 7的电源电流量的信息写入到手机1中的USB电路5。接着，USB 电路5以数字逻辑信号的形式把这个信息提供给电池充电器集成电 路9。如果USB电路5驱动此数字逻辑信号为第一个数字逻辑值，那 么，USB可以输出一个最大值(比如，100毫安)的电流；但是，如果 USB电路5驱动此数字逻辑信号为第二个数字逻辑值，那么，USB可 以输出另一个最大值(比如，500毫安)的电流。电池充电器集成电路 9在第一个终端(T1) ll上接收此信号。本案例子中的USB主机3 (这里是个人电脑)还能够开启或停止 电池充电。主机3中的USB电路4把一位信息位写入到手机1中的 USB电路5。这个信息位指示充电器是开启还是停止。然后，这个信 息位以第二个数字逻辑信号的形式从USB电路5传到电池充电器集成 电路9上。电池充电器集成电路9在第二个终端(T2) 12上接收此 第二个数字逻辑信号。因此，电池充电器集成电路9有两个终端11 和12，以接收来自USB电路5的配置信息。
图3说明了在终端Tl和T2上的第一个和第二个数字逻辑信号的 数字逻辑值，以及示出了配置的电池充电器集成电路9相对应的情 况。在图1传统的USB电池充电电路的一个变形， 一个额外的外部电 阻可连接在第一终端T1和地电势之间。在一些配置中，此外部电阻 的阻值设定恒定电流的幅值，在恒流模式下，电池充电器集成电路9 用此恒流给电池8充电。比如，如果终端T2收到的信号为数字逻辑 低，那么充电器停止；否则，依据图2，充电器在快充电阶段以一个 恒定的电流充电，其中恒定的电流由连接在终端T1上的外部电阻的 阻值确定。根据特定的传统电路，终端Tl可能或可能不连接在USB 电路5的一个终端。这样需要改良以上描述的传统的电池充电系统。

发明内容
本发明所要解决的技术问题是提供一种多功能输入终端及方法， 它可以实现多功能输入，进而减少了终端数目，从而降低了USB装置 的制造成本。
为了解决以上技术问题，本发明提供了一种多功能输入终端。其中单个终端可用来设置集成电路进入三态(状态QO，状态Q1或状
态Q2)。集成电路中的电路连接到此终端，并确定此终端是否1)
通过外部连接接成低，2)通过外部连接接成高，3)悬空或基本上悬 空。如果电路确定此终端是悬空或者是基本上悬空的，那么，电路将 设置电路的部分运行特性(例如，设置电路给电池充电的最大电流 旧ATT)具有一个值，此值是连接到终端的外部电阻阻值是由设置的 一个函数值来定。因此，集成电路用户能够通过选择适当阻值的外部 电阻来设置运行特性具有一个想要的值。如果外部电阻不存在，那么 终端是悬空的，电路设置具有对应为零值的运行特性。在典型应用中， 零值对应为停止状态。
另外，本发明还提供了一种实现多功能输入的方法，该方法包括 以下步骤(a)确定集成电路终端是否短接到数字逻辑高电压的源上， 或者终端是否短接到数字逻辑低电压的源上，或者终端是否是悬空还 是通过相对高的阻抗连接到一个直流电势的源上，其中(a)的决定 是由集成电路的内部电路做出，终端是此集成电路的一部分；(b)声 明第一个数字逻辑信号，如果(a)确定集成电路的终端是短接到数 字逻辑高电压的源上；(c)声明第二个数字逻辑信号，如果(a)确 定集成电路的终端是短接到数字逻辑低电压的源上；(d)声明第三个 数字逻辑信号，如果(a)确定的集成电路的终端是悬空或者是通过 相对高的阻抗连接到一个直流电势的源上，其中上述(b)、 (c)和(d) 中的声明是由集成电路的内部电路来实现的；且(e)提供一个调整 的电流，如果(a)确定的集成电路的终端是悬空或者是通过相对高的阻抗连接到一个直流电势的源上，其中调整的电流的幅值是由连接 到集成电路终端的外部电阻的阻值决定的，其中外部电阻是在集成电 路的外部。
本发明上述终端和电路及方法特别适合用在USB电池充电器 上。在许多应用中，应用本发明的终端和电路及方法，允许USB电 池充电器集成电路的终端数目减少一个。终端数目的减少降低了应用 此USB电池充电器集成电路的USB装置(如手机)的制造成本。


下面结合附图和具体实施方式
对本发明作进一步详细说明。
图1是现有技术中用在手机上的传统六终端USB电池充电器集成
电路的示意图。
图2是图1中传统USB电池充电器集成电路如何给图1中的手机 上的可充电电池充电示意图。
图3是分析数字信号如何在图1传统的USB电池充电器集成电路 的两个终端上设置USB电池充电器集成电路的表格。
图4是本发明系统100的示意图，根据一个新颖的方面，此系统 包含新颖的USB电池充电器集成电路109。
图5是图4中的新颖USB电池充电器集成电路109如何给图4中 的手机101上的可充电电池108充电的示意图。
图6是一个表格，其分析了新颖USB电池充电器集成电路109的 单个终端112 (Tl)如何来配置USB电池充电器集成电路109进入三
种状态的其中之一。图7是一个表格，其阐明图4中的USB电池充电器集成电路109 的五个终端及终端对应的功能。
图8和9 一起形成一个在USB电池充电器集成电路109中的电路 200的电路示意图。电路200检测其中集成电路109配置的状态(Q0， Ql， Q2)。
图10是一个表格，其阐明图8和9中的电路200运行的三种状 态。其还阐明了 USB电池充电器集成电路109在三种状态的每一种状 态下实现的相应的功能。
图11是图8和9中电路200的给晶体管Ml和M2的栅极电压偏 置的替代偏置网络。
图12是替代方法的示意图，此替代方法能够把USB集成电路(如 图4中的USB集成电路105)连接到新颖USB电池充电器集成电路109 上。
具体实施例方式
本发明所指的"构件"是指具有某种功能或能够实现某种功能的 元器件或电路，比如在下面实施例中具体指电路200 (图8)等。另 外，本发明所指的"电源电压终端"在本实施例中是指输入电压终端 205 (图8)，本发明所指的"数字逻辑电路"在本实施例中是指反相 器209 (图8)，本发明所指的"第二数字逻辑电路"在本实施例中 是指反相器2"(图8)，本发明所指的"数字解码电路"在本实施例 中是指数字解码器217 (图8)，本发明所指的"可编程电流源"在 本实施例中是指电流源电路219 (图8)。上述对应关系仅仅是为了进一步地更好的解释和说明本发明的具体应用，而不应当视为对本发明的限制。
图4是本发明系统100的示意图，此系统100包含通过USB缆线102连接到USB主机103 (本例中为个人电脑)的USB装置101 (本例中为手机)。USB主机103包括USB电路104。USB装置101包括USB电路105。 USB缆线102有一个标准的USB插头106，插入USB主机103上的自适应的USB端口 107，因此，USB主机103能够通过USB缆线102上的两条数据线D+和D-读取和写入USB装置101中的USB电路105。 USB缆线102还提供一条电源电压功率导线VIN和一条地导线GND。这些导线可用来给USB主机103外部的电路供电。USB端口 107规定在其导线VIN和地GND之间提供5.0伏的电压。但是，根据配置，USB主机可能提供最大100毫安的电源电流或最大500毫安的电源电流。
在所说明的系统中，用USB主机103和USB端口 107重新给手机101中的可充电的锂离子电池108充电。方框101A是手机101的局部展开图。方框101A包括新颖的电池充电器集成电路109，其用新颖方式连接到USB电路105上。如图说明的，电池充电器集成电路109还连接到USB缆线102的导线VIN和GND上。充电器集成电路109接收来自USB缆线102的流经电源电压导线VIN和地导线GND的电能，接着用这些电能给电池108再充电。
图5分析了充电的形式。在第一个的快充阶段，电池充电器集成电路109以恒定电流I-CONST给电池108充电。然后， 一旦电池电压VBATT达到预先设定的电压V-CONST，电源充电器集成电路109将切换到恒压充电模式。此恒压充电模式有时亦被称之为"完成(top-off)"阶段。充电器集成电路109在这种恒压充电的模式下已经把能量传递给了电池108，以至电池电压VBATT己经有预先设定的时间间隔维持在预先设定的充电范围了，之后，电池充电器集成电路109将停止给电池108提供能量。图5中的垂直线110说明这一点。
由上面所阐述的，USB端口 107可能仅能提供100毫安的电源电流，或者USB端口 107可能能够提供500毫安的电源电流。在快充阶段，期望可以获取最大的恒定电流给电池108充电，如果USB端口能够提供增大数量的充电电流。因此，如果USB端口 107能够提供500毫安的流经VIN和GND导线的电源电流，那么在恒电流充电阶段，充电器集成电路109将以500毫安的电流充电。USB主机103中的USB电路104把表示主机能够输出给它的USB端口 107的电源电流量的信息写入到手机101中的USB电路105。接着，USB电路105以有两个数字逻辑电平的信号的形式把这个信息提供给电池充电器集成电路109。如果USB电路105驱动数字逻辑信号IN及导线111有第一个数字逻辑值，以至终端(Tl) 112连接到地导线(GND导线)113上，那么，USB端口 107提供的电源电流就有第一个100毫安的最大值；但是，如果USB电路105驱动信号IN及导线111有第二个数字逻辑值，以至终端(Tl) 112连接到VIN导线114上，那么，USB端口 107提供的电源电流就有第二个500毫安的最大值。电池充电器集成电路109在一种单个终端(T1) 112上接收这个IN信号。本例中的USB主机103 (这里为个人电脑)还能够使充电器集成电路109以恒定电流，确切地说是"用户"选定的值，给电池108充电。这里的术语"用户"通常是指手机生产商或者是USB电池充电器集成电路109的"用户"，他们购买此集成电路，并把它们安装在产品如手机101上。充电器集成电路109给电池108充电的恒定电流是由连接在终端Tl上的外部电阻115的阻值确定的。外部电阻115是在充电器集成电路109的外部。尽管在特定实施例中，USB主机103不能够像图1至3中现有技术的例子一样，停止充电器集成电路109，但是，充电器集成电路109有更少的终端数目，充电器集成电路109通过这些终端与USB电路105通信。
图6是说明USB电池充电器集成电路109的功能或配置的表格。如果终端Tl是"接低"或者其它经短路或相对低的阻抗连接到GND导线113上的数字逻辑低电压，于是信号IN被称之为在数字逻辑低状态"0"。充电器集成电路109检测到此"0"状态并设置给电池108充电的恒定电流的最大值为100毫安。如果终端Tl是"接高"或者其它经短路或相对低的阻抗连接到VIN导线114上的数字逻辑高电压，于是信号IN被称之为在数字逻辑高状态"1"。充电器集成电路109检测到此"1"状态并设置给电池108充电的恒定电流的最大值为500毫安。如果终端Tl没有"接高"或"接低"，那么在图4的特定实施例中，终端Tl是用相对大阻值的外部电阻115接到地电势上的。这种高阻抗的状态在图6的表格中用"R"表示。充电器集成电路109检测到此"R"状态并设置给电池108充电的恒定电流的最大值为一个电流值，此电流值是外部电阻105的阻值的一个预先确定的函数来决定。
图7是阐明USB电池充电器集成电路109的终端的表格。注意到这里有五个终端，结合图8、 9，可以看出它们分别是IN(终端)112、CHAGER FINISH (充电完成)终端116、 VBATT (电池充电)终端203、GND(地)终端204和VIN(输入电压)终端205，它们与之对照的是图1中传统的USB电池充电器集成电路有六个终端。当图5中电池充电过程完成之后，电池充电器集成电路109从充电完成终端116驱动电流流经发光二极管(LED) 117，因而发出一个可见的电池108已充好电的指示。另一选择为，让发光二极管(LED) 117在电池108充电过程中发光，而在充电完成时LED 117不发光。
图8和9 一起形成一个电路示意图， 一个在USB电池充电器集成电路109中的新颖电路200的电路示意图。电路200确定1)终端112 (Tl)是否在集成电路109的外部通过相对低的阻抗连接到GND导线113上(称之为状态QO)， 2)终端112 (Tl)是否在集成电路109的外部通过相对低的阻抗连接到VIN导线114上(称之为状态Ql)， 3)终端112 (Tl)是否悬空或者在集成电路109的外部通过相对高的阻抗连接到一个直流电压源，如GND导线113上(称之为状态Q2)。
如果电路200确定终端112 (Tl)是在状态QO，那么电路200通过导线201提供电流IBATT。在本实施例中，在电池充电的恒电流快速充电阶段，电流IBATT流经逻辑和多路复用器202及VBATT终端203，供应到电池108。在状态QO中，此电流的幅值为IOO毫安。如果电路200确定终端112 (Tl)是在状态Q1，那么电路200通过导线201提供幅值为500毫安的IBATT电流。如果电路200确定终端112(Tl)是在状态Q2，那么电路200通过导线201提供幅值为(12X107R)毫安的IBATT电流，其中R单位是欧姆。R是外部电阻115的阻值。图10阐明了电路200在Q0， Ql， Q2状态的每种状态下的功能。
下面阐述图8和9中的电路200的运作。状态Q2:
电流源206是一个非理想的电流源，其提供电流Il。电流源207是一个非理想的电流源，其提供电流I2。电流I1和I2近似相等。电流源208是一个非理想的电流源，其提供电流I3。 13远小于电流II。
出于说明的目的，假设终端112 (Tl)是悬空的且完全没有与其它节点连接。假设不存在电阻115。 N沟道场效应晶体管(NFET) Ml和P沟道场效应晶体管(PFET) M2在这种情况下仅偏置在微导通。NFET Ml偏置在导通小于电流II的电流。电流源206是个非理想的电流源，并把节点N2拉高至电压VIN。节点N2的电压VIN是数字逻辑高电压。数字逻辑反相器209检测到这种情况声明信号A为数字逻辑低值。接着反相器210声明信号AB为数字逻辑高值(这里的"B"是代表"阻障(bar)"或者信号A的反)。请注意，在图10的表格中，状态Q2的信号A指定为数字"0"，信号AB指定为数字"1"。同样地，PFET M2偏置在导通小于电流12的电流。因此电流源 207把节点N3拉低至地终端204的地电势。节点N3的电压是数字逻 辑低电压。因此，反相器212声明信号BB为数字逻辑低值。请注意， 在图10的表格中，状态Q2的信号B指定为数字"1"，信号BB指定 为数字"0"。
与门213-215和反相器216组成数字解码器217。解码器217检 测信号AB声明为高且信号B声明为高，以及输出信号Q2为数字逻辑 高的情况。其它状态输出信号Q0和Q1没有声明为高。请注意，在图 IO的表格中，状态Q2的信号Q2为数字逻辑高电平，但是信号QO和 Ql为数字逻辑低电平。
偏置网络218给晶体管Ml和M2的栅极偏置，使晶体管Ml和M2 在微导通模式。晶体管M3和M4的每一个都是二极管连接，所以晶体 管Ml和M2的栅极之间的电势近似为两个正向偏置的二极管的电压 降。这使晶体管Ml和M2的栅极之间的电压降偏置在近似为两个阈值 电压，因此，晶体管M1和M2仅为微导通。电压降单元218A将节点 N4设置在一个高于地电势的但为任选的直流偏置电压。比如，电压 降单元218A可能是个适当取值的电阻，设置节点N4的电压为0. 5伏。 电流源208提供流经二极管连接的晶体管M3和M4的电流，来建立经 过晶体管M3和M4的电压降，以设置节点Nl和N4之间栅极偏置电压。
然而，在图4至10的例子中，用外部电阻115来在终端112(Tl) 和GND终端204之间建立一个相对高阻抗的连接。此阻值足够高，以 至不能够把NFET Ml的源极拉低，因此NFET Ml拉与II同样的电流。此外，在需要的电流小于电流源电路219允许的最大电流时，电流源 电路219维持终端112的电压在1.2伏。因此，NFETM1拉的电流小 于电流II，节点N2保持在数字逻辑高且解码器217继续检测到Q2 的状态。
电路200包括电流源电路219。电流源电路219包括一个差分 放大器220，其有一个反相输入端， 一个同相输入端， 一个使能输入 端EN及一个输出端。如图说明的，同相输入端连接在1. 2伏的参考 电压。在工作时，高增益的放大器220的工作保持它的反相输入端和 同相输入端上的电压几乎完全相等。在放大器的工作期间，反相输入 端因此也在近似1.2伏的电压。因为，如图说明的，反相输入端连接 到终端112 (Tl)上，所以1.2伏的电压出现在终端112 (Tl)上， 且1.2伏的电压跨接在外部电阻115上。流经电阻115的电流等于 1. 2伏除以电阻115的阻值。因为几乎完全没有电流流入高输入阻抗 的放大器220的反相输入端，因此流经外部电阻115的电流必须也流 经N沟道晶体管221。此电流表示为14。通过设定外部电阻115的阻 值来设定电流14的幅值。电流14通过包含P沟道晶体管222和223 的电流镜的镜像，产生一个与之成正比的电流ISET2。 PFET 223可能 大于PFET 222，因此电流ISET2是电流I4的倍数。在本例中，PFET 222的尺寸与PFET 223的一样。
如图9说明的，电流ISET2再通过包含N沟道晶体管224和225 的NFET电流镜的镜像。其结果电流ISET流经三通道开关电路226。 开关电路226受到数字状态信号Q0、 Ql、 Q2的控制，因此，当Q2声明为高时，开关电路226连接它的Q2开关节点到它的输出节点。因 为差分放大器228的同相输入端是高阻抗的输入，所以使电流ISET 流过电阻227。差分放大器228的工作使其同相输入端和反相输入端 的电压几乎完全相等。因此，使电阻227上的电压降与电阻229上的 电压降一样。通过使电阻229的阻值是电阻227的阻值的一千分之一， 来使电流IBATT是电流ISET的一千倍。电流IBATT流经导线201、 逻辑和开关电路202，并流出VBATT终端203，给上述的电池108充 电。此毫安量级的电流幅值近似为12X106除以R，其中R是外部电 阻115的阻值。
假如，这里没有电阻或其它电路并且终端112是悬空的，而非有 连接在终端112 (Tl)和地终端204之间的外部电阻115。那么，没 有电流能够流出终端112。在此种配置下，电流源电路219没有传导 经过NFET221的电流，电流I4为零，导线201的电流IBATT也为零。 这是停止电池充电的"不充电"或"停止"状态。在图4的特定实施 例中，提供USB主机103有停止充电的能力，要求没有外部电阻115。 因此，没有客户可设定的电流IBATT。在状态Q2中，IBATT为零。这 里假设放大器220是一个零失调的理想电路，且非理想的电流源II 和12之间很好地匹配。任何由于放大器220的输入失调电压引起的 失调误差或II和12之间的失配将被放大一万倍，然后输出到VBATT 终端203给电池充电。附加的电路，图8和没有示出，检测最小的电 流值，当检测到ISET2〈IMIN，使IBATT二O。
如图9所说明的，提供了一个充电完成检测电路233。当图5中的充电周期性完成之后，充电完成检测电路233驱动LED 117，以此 来指示电池108已经充好电。另一选择为，充电完成电路233停止驱 动LED 117以表示充电不再进行。
状态Q0:
如果终端112 (Tl)以短路或相对低的阻抗短接到地导线113上 或者连接到地导线113上，那么终端112上的电压从状态Q2应该有 的电压上拉低。终端112的电压就是NFETM1的源极电压。因此减少 终端112上的电压实现增大晶体管M1的源极到栅极的电压，因为晶 体管Ml的栅极被偏置在一个固定的直流电压。随着终端112上电压 的降低，晶体管M1因此也变得越来越强的导通，直到晶体管M1导通 比电流源206的电流I1更多的电流。在这一点，节点N2的电压被拉 低到数字逻辑低电压。反相器209因此声明信号A为数字逻辑高值， 反相器210声明信号AB为数字逻辑低值。请注意，在图10的表格中， Q0状态行的信号A指示为数字逻辑"1"。同样地，请注意信号AB 是指示为数字逻辑"0"。
拉低终端112的电压来减小PFET M2的源极电压，减小了 PFET M2的栅极到源极电压。因此没有使PFET M2比它在Q2状态中有更强 的导通。节点N3是数字逻辑低值，反相器211声明信号B为数字逻 辑高值，反相器212声明信号BB为数字逻辑低值。请注意，在图IO 表格中，Q0状态行的信号B指示为数字逻辑"1"。同样地，请注意 信号BB指示为数字逻辑"0"。
解码器217解码此情形，其中的信号A为数字逻辑高且信号B为数字逻辑高，并声明状态信号QO为数字逻辑高。参照图9，请注意 QO、 Ql、 Q2的状态信号控制开关电路226 (见图9)。因为状态信号 QO被声明，所以开关电路226连接Q0开关输入到开关输出。开关输 入QO连接到100微安的电流源230。因此拉此100微安的电流流过 开关电路226。由于电阻227， 229，放大器228和PFET 231的作用， 电流IBATT是流经电流源230的电流的一千倍。因此在状态QO中， 流经导线201的电流IBATT为100毫安。
状态Q1:
如果终端112 (Tl)短接到数字逻辑高电压VIN (5.0伏)或者 通过相对低的阻抗连接到VIN导线114上，那么终端112的电压将被 拉高到电压VIN。终端112的电压是PFET M2的源极电压。因此增大 终端112上的电压实现增大晶体管M2的源极至栅极的电压，因为晶 体管M2的栅极被偏置网络218偏置在一个固定的直流电压上。晶体 管M2导通比电流I2更多的电流。因此，节点N3的电压转变到数字 逻辑高电压。反相器211声明信号B为数字逻辑低值，反相器212声 明信号BB为数字高值。请注意，在图10的表格中，中间那行的信号 BB显示被声明为数字逻辑"1"。
如果终端112的电压被拉高到电压VIN，那么减小了晶体管Ml 的栅极到源极电压。晶体管M1不再导通比电流I1更多的电流。节点 N2上的电压是数字逻辑高电压。信号A有数字逻辑低值，信号AB有 数字逻辑高值。请注意，在图10的表格中，中间那行信号AB显示是 被声明为数字逻辑"0"。解码器217解码此情形，其中信号AB为数字逻辑高且信号BB为 数字逻辑高，并声明状态信号Ql为数字逻辑高值。再次参照图9， 信号Ql控制开关电路226，以至开关输入Ql通过开关电路226连接 到它的开关输出。500微安的电流源232接连到Ql的开关输入，因 此，使500微安的电流流过电阻227。这个电流被放大器229和PFET 231放大，因而电流IBATT是500微安电流的倍数。在图9的例子中， 这个倍数是一千倍。因此，500毫安的电流流经多路复用器和逻辑 202，并流出VBATT终端203，给电池108充电。因此在状态Ql中， 流过导线201的电流为500毫安。
如果电路200运行在状态Q0，其中终端112通过非常低的外部 阻抗短接到一个直流电势的其它电压，而不是1.2伏，并且如果电流 源电路219在工作，那么电流源电路219将企图驱动终端112的电压 到1. 2伏。如上所述，差分放大器220的工作以保持它的同相输入端 和反相输入端的电压在相同的电势。在此情况下，由于非常低的外部 阻抗，电流I4可能为一个出乎期望的大电流，其可能在集成电路109 中造成损坏或者浪费不能接受的大量的功耗。因此，晶体管221取一 个更小W和更大L的尺寸，所以晶体管221在它的栅极至源极电压为 VIN时，有一个小的最大电流导通能力。这将把电流14的最大值设 置到一个不会导致损坏电路的电平(如一毫安)。
此外，提供了一个包含电阻234和电容235的RC计时电路。在 电路200上电时，如果电路200设置在状态QO，那么最初开启电流 源电路219。差分放大器的使能输入端EN将为数字逻辑高。然而，终端112到地电势间的非常低阻抗的外部连接将导通比晶体管221能 够导通的更大的电流，所以电路200将恰当地检测到状态QO。解码 器217将因此声明信号QOB为信号数字逻辑低电平。信号QOB接到 RC电路上，所以在一个短时间的延时之后，差分放大器220的使能 输入端EN将被声明为低，因而停止电流源电路219。因此，在进入 Q0状态的开始，电流14流着电流的大电流情形是一个短时间的瞬间 情形。Q0状态中的电路200在随后的正常工作期间，停止电流源电 路219。
在电路200上电时，电路200还没有检测到终端112是接低，接 高还是在悬空状态。如果外部高阻值的电阻115接在终端115和地之 间，且如果没有开启电流源电路219，那么就可能没有足够的源自终 端112的电流来提高终端112的电压。如果是在此情况且终端112上 的电压维持在地电势，那么电路200将检测到是工作在Q0而不是Q2 的状态。电路200将陷死于此种检测到状态Q0的情形中，因为没有 足够的源自终端112的电流来提高终端112的电压。然而，电路200 中，在上电时，开启电流源电路219。在初始的上电情况下，电流源 电路219升起终端112的电压，因此避免了电路200陷死于QO状态。 外部电阻115能够具有的仍然导致电路200检测到工作在状态 Q2的最小阻值，可以通过用电路仿真器如SPICE的仿真或通过电路 实际实现的实验来确定。在将被电路200检测为状态QO的连接到地 电势(在终端112和地导线113之间)的最高阻值，与将被电路200 检测为状态Q2 (在终端112和地导线113之间)的最小阻值之间提供了一个余量。 普遍适用性
上面描述了一种检测电路和方法，其检测是否有一端是1)通
过短路或通过相对低的外部阻抗接低(状态Q0)， 2)通过短路或通 过相对低的外部阻抗接高(状态Q1)，还是3)悬空或通过相对高的 外部阻抗被接在一个直流电压上(状态Q2)。电路检测终端是在这些 状态的其中哪一个的状态，并做出响应，输出指示检测到的状态的数 字信号。如果检测到的状态为状态Q2，那么电路改变部分电路的运 行特性，所以运行特性有一个幅度或数值，这个幅度或数值是相对高 的外部阻抗的阻值所预先确定的函数。运行特性也许是一个如上面描 述的和电流IBATT相连的电流量，或者在其它实施例中的运行特性也 许是一个电压值，频率值，电容值，电感量，滤波器特性，或时间， 温度，或者设置，或者其它运行特性。这种电路和方法在没有使用第 二个终端的情况下实现了检测三种状态并设置运行特性的功能。我们 承认，模数转换器能够应用来检测输入终端接收到的电压的许多离散 的电压电平的其中之一，或者检测被测参数的许多离散范围的其中之 一；但是，上面描述的图8和图9的电路比增加一个多位模数转换器 简单得多。多位模数转换器通常要求用户在集成电路中提供一个相同 分辨率及精度的数模转换器来驱动终端112。在图4的USB电池充电 器例子中，新颖的USB电池充电器集成电路109有五个终端，与之相 比，图1中传统的USB充电器系统有六个终端。这是一个特别适合新 颖的电路和方法的特定应用。尽管出于说明的目的，结合了一些特定实施例来描述本发明，但
是，本发明不限于此。图11是给图8和9的电路200的晶体管M1和 M2的栅极偏置的另一种偏置网络。图12是替代方法的示意图，此替 代方法能够把USB集成电路(如图4中的USB集成电路105)连接到 新颖USB电池充电器集成电路109上,其中"GPIOA"是指通用输入输 出A， "GPIOB"是指通用输入输出B，而"L"为低电平、"H"为高电 平、"HI-Z"为高阻抗、"R"为电阻阻值。因此，所描述的实施例的 各种各样的变型、改进及多种特性的组合能够付诸实践而没有超出在 权利要求中所阐述的本发明的范围。
权利要求
1、一种集成电路，其特征在于，其包含一个终端；和构件，以确定终端是否1)在集成电路外部接低，或2)在集成电路外部接高，或3)悬空或者基本上悬空，其中如果此构件确定终端是悬空或是基本上悬空的，那么此构件改变此构件的部分运行特性，其中运行特性的幅值是连接在终端上的电阻的阻值的函数，其中电阻是在集成电路外部，且其中运行特性取自于集合，集合包含电流幅值，电压幅值，频率，电容值，电感量，滤波器特性，时间，设置，和温度。
2、 一种集成电路，其特征在于，其包含 一个终端；一个电路，其确定终端是否在集成电路外部通过相对低的阻抗 连接到数字逻辑高电压的源上，在集成电路外部通过相对低的阻抗连 接到数字逻辑低电压的源上，或者在集成电路外部通过相对高的阻抗连接到一个直流电压的源上；和一个电流源，其输出一个调整的电流，如果电路确定终端是通 过相对高的阻抗连接到直流电压的源上，其中调整的电流的幅值是相 对高阻抗的阻值的函数。
3、 根据权利要求2所述的集成电路，其特征在于，其另外还包含一个电源电压终端，其中电源电压终端是上述数字逻辑高电压的源；禾口一个地终端，其中地终端是上述数字逻辑低电压的源。
4、 根据权利要求2所述的集成电路，其特征在于，其中如果电 路确定终端是连接到上述数字逻辑高电压的源上，电路声明第一个数 字逻辑信号，其中如果电路确定终端是连接到上述数字逻辑低电压的 源上，电路声明第二个数字逻辑信号，其中如果电路确定终端是通过 相对高的阻抗连接到上述直流电压的源上，电路声明第三个数字逻辑 信号。
5、 根据权利要求2所述的集成电路，其特征在于，其中上述的 直流电压源是集成电路的地终端，且其中地终端是上述的数字逻辑低 电压的源。
6、 根据权利要求2所述的集成电路，其特征在于，其中电路包含一个第一电流源，其有第一节点和第二节点。一个N沟道场效应晶体管，其有源极、栅极和漏极，其中所述 N沟道场效应晶体管的漏极连接到第一电流源的第二个节点，且其中 源极连接到终端。一个P沟道场效应晶体管，其有源极、栅极和漏极，其中所述 P沟道场效应晶体管的源极连接到终端；和一个第二电流源，其有第一节点和第二节点，其中第二电流源 的第一节点接到所述P沟道场效应晶体管的漏极。
7、 根据权利要求6所述的集成电路，其特征在于，其另外还包含一个数字逻辑电路，其有一个输入端和一个输出端，其中输入 端连接到第一电流源的第二节点。
8、 根据权利要求7所述的集成电路，其特征在于，其另外还包含一个第二数字逻辑电路，其有一个输入端和一个输出端，其中 第二数字逻辑电路的输入端连接到第二电流源的第一节点。
9、 根据权利要求6所述的集成电路，其特征在于，其中电路另外还包含一个偏置网络，其把所述N沟道场效应晶体管的栅极偏置在第 一个几乎完全恒定的直流电压上，和把所述P沟道场效应晶体管的 栅极偏置在第二个几乎完全恒定的直流电压上。
10、 根据权利要求6所述的集成电路，其特征在于，其中电路另外还包含一个偏置网络，其把所述N沟道场效应晶体管的栅极和所述p沟道场效应晶体管的栅极偏置在相同的几乎完全恒定的直流电压 上。
11、 根据权利要求6所述的集成电路，其特征在于，其中电路 通过检测在所述N沟道场效应晶体管的漏极和所述P沟道场效应晶 体管的漏极上的数字逻辑状态，来确定终端在集成电路外部用相对低 的阻抗连接到数字逻辑高电压的源上。
12、 根据权利要求2所述的集成电路，其特征在于，其中电流源包含；一个晶体管，其有栅极、源极和漏极；和一个差分放大器，其有一个第一差分输入端和一个第二差分 输入端和一个输出端的，其中第一差分输入端连接到终端和晶体管的 源极，且其中差分放大器的输出端连接到晶体管的栅极。
13、 根据权利要求2所述的集成电路，其特征在于，如果电路 确定终端在集成电路的外部通过相对低的阻抗连接到数字逻辑低电 压的源，那么停止电流源。
14、 一种集成电路，其特征在于，其包含； 一个终端；一个第一电流源，其有第一节点和第二节点；一个N沟道场效应晶体管，其有源极、栅极和漏极，其中所 述N沟道场效应晶体管的漏极连接到第一电流源的第二个节点上， 且其中源极连接到终端上。一个P沟道场效应晶体管，其有源极、栅极和漏极，其中所 述P沟道场效应晶体管的源极连接到终端；一个第二电流源，其有第一节点和第二节点，其中第二电流 源的第一节点接到所述P沟道场效应晶体管的漏极；一个偏置网络，其给所述N沟道场效应晶体管的栅和所述P 沟道场效应晶体管的栅极偏置一个直流电压；和数字解码电路，其第一输出连接到所述N沟道场效应晶体管 的漏极和第二输入连接到所述P沟道场效应晶体管漏极。
15、 根据权利要求14所述的集成电路，其特征在于，其中第一 电流源能够提供第一电流M，其中第二电流源能够提供第二电流12， 以及其中如果终端是悬空的，那么所述N沟道场效应晶体管导通比 第一电流M小的电流且所述P沟道场效应晶体管导通比第二电流I2 小的电流。
16、 根据权利要求15所述的集成电路，其特征在于，其另外还 包含一个电源电压终端，其中如果终端通过集成电路外部的电路连接 到电源电压终端，那么；1)所述N沟道场效应晶体管几乎完全不导 通，2)所述P沟道场效应晶体管导通比第二电流I2大的电流。
17、 根据权利要求16所述的集成电路，其特征在于，其中第二 电流源不是一个理想的电流源，且其中如果使所述P沟道场效应晶 体管导通比第二电流I2大的电流，那么所述P沟道场效应晶体管漏 极上的电压升高，反之如果使所述P沟道场效应晶体管导通比第二 电流I2小的电流，那么所述P沟道场效应晶体管漏极上的电压降低。
18、 根据权利要求14所述的集成电路，其特征在于，其另外还 包含-一个可编程电流源，其输出一个电流，其中电流的幅值取决于连 接到终端的电阻的阻值，其中此电阻是在集成电路的外部。
19、 根据权利要求18所述的集成电路，其特征在于，其另外还 包含一个地终端，且其中如果终端通过集成电路的外部电路短接到地 终端，那么可编程电流源将自动地停止。
20、 一种方法，其特征在于，其包含(a) 确定集成电路终端是否短接到数字逻辑高电压的源上，或 者终端是否短接到数字逻辑低电压的源上，或者终端是否是悬空还是 通过相对高的阻抗连接到一个直流电势的源上，其中(a)的决定是 由集成电路的内部电路做出，终端是此集成电路的一部分；(b) 声明第一个数字逻辑信号，如果(a)确定集成电路的终端 是短接到数字逻辑高电压的源上；(c) 声明第二个数字逻辑信号，如果(a)确定集成电路的终端 是短接到数字逻辑低电压的源上；(d) 声明第三个数字逻辑信号，如果(a)确定的集成电路的终 端是悬空或者是通过相对高的阻抗连接到一个直流电势的源上，其中 上述(b)、 (c)和(d)中的声明是由集成电路的内部电路来实现的； 且(e) 提供一个调整的电流，如果(a)确定的集成电路的终端是 悬空或者是通过相对高的阻抗连接到一个直流电势的源上，其中调整 的电流的幅值是由连接到集成电路终端的外部电阻的阻值决定的，其 中外部电阻是在集成电路的外部。
21、 根据权利要求20所述的方法，其特征在于，其中数字逻辑 高电压的源是集成电路的电源电压终端，其中数字逻辑低电压的源是 集成电路的地终端，并且其中直流电势的源是集成电路的地终端。
22、 一种集成电路，其特征在于，其包含 一个终端；和构件，以确定(a)是否终端在集成电路外部通过短路或相对低的阻抗连接到数字逻辑高电压的源上，或(b)是否终端在集成电 路外部通过短路或相对低的阻抗连接到数字逻辑低电压的源上，或 (c)是否终端是悬空或者是通过相对高的阻抗连接到一个直流电势 的源上的，其中如果构件确定(a)，那么构件声明第一个数字逻辑信 号，其中如果构件确定(b)，那么构件声明第二个数字逻辑信号，其 中如果构件确定(c)，那么构件声明第三个数字逻辑信号。
23、根据权利要求22所述的集成电路，其特征在于，其中如果 构件确定(c)，那么构件还提供一个调整的电流，其中调整的电流的 幅值取决于连接在终端的外部电阻的阻值，其中外部电阻是在集成电 路的外部。
全文摘要
本发明公开了一种多功能输入终端及方法。其中单个终端可用来设置集成电路进入三态(状态Q0，状态Q1或状态Q2)。集成电路中的电路连接到此终端，并确定此终端是否1)通过外部连接接成低，2)通过外部连接接成高，3)悬空或基本上悬空。如果电路确定此终端是悬空或者是基本上悬空的，那么，电路将设置电路的部分运行特性(例如，设置电路给电池充电的最大电流IBATT)具有一个值，此值是连接到终端的外部电阻阻值是由设置的一个函数值来定。因此，集成电路用户能够通过选择适当阻值的外部电阻来设置运行特性具有一个想要的值。如果外部电阻不存在，那么终端是悬空的，电路设置具有对应为零值的运行特性。在典型应用中，零值对应为停止状态。
文档编号H02J7/00GK101521395SQ20081003408
公开日2009年9月2日 申请日期2008年2月29日 优先权日2008年2月29日
发明者理查德.格雷, 贺凯瑞, 龚大伟 申请人:技领半导体(上海)有限公司;技领半导体国际股份有限公司