一种功率加权的逆变器并联相位同步控制方法

专利名称：一种功率加权的逆变器并联相位同步控制方法
技术领域：
本发明为一种功率加权的逆变器并联相位同步控制方法，属于逆变器并联控制技术领域。
背景技术：
信息处理技术的迅速发展对供电系统的性能要求越来越高，推动着电力电子技术研究不 断深入。多模块电源并联可以较容易地实现大容量供电，同时输出功率不同的逆变器模块并 联工作可以大大提高系统的灵活性和冗余度。逆变电源输出是交变的正弦波，并联时需要同 时控制正弦波的幅值、频率和相角，即同频率、同相位、同幅值。逆变器并联模块同步是指 各模块交流输出电压相位一致。输出电压相位同步的前提是各逆变器的基准正弦信号频率、 相位相同。
逆变器并联方案分为有互联线和无互联线两种。无互联线方案目前难以大规模产业化； 有互联线并联逆变器相位同步的方案之一是采用中断同步的方法，图1所示为已有的并联逆 变器系统的中断同步原理图。两路基准正弦波过零时分别发送一个负脉冲中断同步信号INT1 和INT2到互联线，当第一个负脉冲中断信号发送到时得到公共中断信号INT,任一路控制芯 片接收到公共中断信号INT后强行从零开始发送基准正弦波，其中Ts为公共中断信号INT 的周期时间。这样由于每一路正弦波都跟踪晶振频率最髙的那一路，当晶振频率最高的那一 路出现误动作时，将可能导致整个逆变电路失控。这就有必要对现有的相位同步方法进行改 进。

发明内容
本发明为一种功率加权的逆变器并联相位同步的简单多数有效的控制方法。该控制方法 适用于多个逆变器并联相位同步控制，尤其适用于多个不全相等功率模块并联逆变器相位同 步控制。本发明在中断同步的相位同步方法基础上进行了改进，用一种简单多数有效的控制 方法实现。该控制方法能够有效地改善由于每一路正弦波都跟踪晶振频率最高的一路带来的 并联逆变电路不稳定问题，同时提高了功率较高的逆变器模块中断同步信号的优先级，保证 了基准电压高精度锁相同步，改善了系统的输出特性。
逆变器并联系统由第一模块、第二模块、第三模块........第n模块并联组成，本发明
的逆变器模块并联方式在进行相位同步时，各逆变器模块基准正弦波过零时刻分别向互联线 发送负脉冲中断同步信号，将各模块的中断同步信号以功率作为权值基准进行加权运算，模 块功率用户表示，中断同步信号权值用2表示，当所有中断同步信号的权值之和(以下称为 权值和)为非偶数时，处于低电平的中断同步信号的权值和大于所有中断同步信号的权值和的
4一半时得到公共中断信号，当所有中断同步信号的权值和为偶数并出现一些模块的功率之和 恰为总功率的一半时，在硬件中断同步电路中加入假模块信号权值为1的假模块电路，令此 假模块信号始终为低电平，当包括假模块信号和各路中断同步信号的信号中同时处于低电平 的信号权值和大于所有信号权值和一半时得到公共中断信号，即处于低电平的中断同步信号 的权值和大于或等于所有中断同步信号的权值和的一半时得到公共中断信号，系统通过互联 线将公共中断信号传输给各模块，任一模块接收到公共中断信号后强行从零开始发送基准正 弦波。同步控制功能可由单片机或硬件中断同步电路实现。
所述的硬件中断同步电路由n个信号检测电路即第一信号检测电路至第n信号检测电路、 假模块电路、电源、比较器组成，其中第一信号检测电路由第一光耦、第一上拉电阻、第一下 拉电阻组成，第二信号检测电路由第二光耦、第二上拉电阻、第二下拉电阻组成，第三信号检 测电路由第三光耦、第三上拉电阻、第三下拉电阻组成，直至第n信号检测电路由第ii光耦、 第n上拉电阻、第n下拉电阻组成，假模块电路由第一三极管、第二三极管、第一假模块电阻、 第二假模块电阻、反相器组成；电源分别与第一光耦的光电二极管P极和光电三极管C极、第 二光耦的光电二极管P极和光电三极管C极、第三光耦的光电二极管P极和光电三极管C极 直至第n光耦的光电二极管P极和光电三极管C极、第一三极管E级连接，第一上拉电阻上 端与第一光耦的光电三极管E极连接，第一下拉电阻下端与地连接，第二上拉电阻上端与第二 光耦的光电三极管E极连接，第二下拉电阻下端与地连接，第三上拉电阻上端与第三光耦的光 电三极管E极连接，第三下拉电阻下端与地连接，直至第n上拉电阻上端与第n光耦的光电三 极管E极连接，第n下拉电阻下端与地连接，第一假模块电阻上端与第一三极管C级连接，第 二假模块电阻下端与第二三极管C级连接，第一上拉电阻下端与第一下拉电阻上端连接处构成 第一信号检测电路的中间端，第二上拉电阻下端与第二下拉电阻上端连接处构成第二信号检测 电路的中间端，第三上拉电阻下端与第三下拉电阻上端连接处构成第三信号检测电路的中间 端，直至第n上拉电阻下端与第n下拉电阻上端连接处构成第n信号检测电路的中间端，第一 假模块电阻下端与第二假模块电阻上端连接处构成假模块电路的中间端，第一信号检测电路的 中间端、第二信号检测电路的中间端、第三信号检测电路的中间端直至第n信号检测电路的中 间端、假模块电路的中间端与比较器的反相输入端连接，第一三极管的B级与反相器输出端连 接，第二三极管的B级与反相器输入端连接，第二三极管的E级与地连接；第一模块的中断同 步信号由第一光耦的光电二极管N极接收，第二模块的中断同步信号由第二光耦的光电二极管 N极接收，第三模块的中断同步信号由第三光耦的光电二极管N极接收，直至第n逆变器模块 的中断同步信号由第n光耦的光电二极管N极接收,假模块信号由反相器输入端以及第二三极 管B极接收，比较电压由比较器的同相输入端接收，公共中断信号由比较器输出。
第一模块功率为A,中断同步信号权值为2"第二模块功率为户2,中断同步信号权值 为02,第三模块功率为尸3，中断同步信号权值为23，直至第n模块功率为iV中断同步信 号的权值为0n,假模块信号的权值为1,定义所有其它模块的权值均大于或等于1。令<formula>formula see original document page 5</formula>；所有中断同步信号的权值之和为非偶数时，假模块信号置为高电平，中断同步电 及o2 2路中不加入假模块电路，当第一模块中断同步信号为低电平时第一光耦导通，不计光耦导通
压降，比较器反相输入端电压为d ^2。〃^2〃^。〃^2。 同相输入端电压为Kef =4^c,
A2〃W22〃…〃Wn2 "11 2
当；^〃/^〃…〃及^ >及 时比较器输出端公共中断信号为低电平，当《2〃/^//…///^ 时 比较器输出端公共中断信号为高电平；当第一模块中断同步信号为低电平，第二模块中断同 步信号为低电平时第一光耦及第二光耦导通，比较器反相输入端电压为
————j^，当/ 12/// 22仏"/// 112>^1//及21,比较器输出端公共中断信号
i^〃J 22〃…〃i ^+i H〃i 2," 1222 "2
为低电平，当； 12/// 22//—//^2</ 11/// 21,比较器输出端公共中断信号为高电平，当处于低 电平的中断同步信号对应的上拉电阻并联值小于所有下拉电阻并联值时，比较器输出端公共 中断信号为低电平；所有中断同步信号的权值之和为偶数并出现一些模块的功率之和恰为总 功率的一半时，假模块信号置为低电平，硬件中断同步电路中加入假模块电路，当第一模块
中断同步信号为低电平时，比较器反相输人端电压为D "，Cd，〃，"。。同
"12 〃 ^22 〃…〃 "n2 〃 ^。2 + 〃
相输入端电压为J^f =|&c ，当《2〃及22〃…〃i^〃i 。2 >《,时比较器输出端公共中断信
号为低电平，当《2 〃及22 〃… 〃 及 2 〃及。2 < &, 〃 时比较器输出端公共中断信号为高电平 > 当
处于低电平的中断同步信号对应的上拉电阻与假模块第一电阻并联值小于所有下拉电阻和假 模块第二电阻并联值时，比较器输出端公共中断信号为低电平。
基准正弦信号同步功能由单片机实现时，各逆变器模块基准正弦波过零时分别通过互联 线向单片机发送负脉冲中断同步信号，单片机将接收到的中断同步信号以功率作为权值基准 进行加权运算，并进行多数的判断，当判断处于低电平的中断同步信号的权值和大于或等于 所有中断同步信号的权值和的一半时得到公共中断信号，并通过互联线将公共中断信号传输 给各模块，任一模块接收到低电平的公共中断信号后强行从零开始发送基准正弦波。
在满足上述条件下，该控制方法的运用能够取得良好的同步效果，提高了并联系统的可 靠性；同时电路结构改动小、没有明显增加其复杂程度。


图l为已有的并联逆变器系统的中断同步原理图
图2为本发明的中断同步信号权值和为非偶数时的并联逆变器系统的中断同步原理图
图3为本发明的中断同步信号权值和为偶数并出现一些模块的功率之和恰为总功率的一半
时的并联逆变器系统的中断同步原理图 图4为本发明的并联逆变器系统的硬件中断同步电路图 图5为具体实施例之一的中断同步原理图 图6为具体实施例之一的中断同步电路图 图7为具体实施例之二的中断同步原理图 图8为具体实施例之二的中断同步电路9为具体实施例之三的中断同步原理图 图10为具体实施例之三的中断同步电路图 图11为本发明的单片机同步原理图
具体实施方案
本发明的中断同步信号权值和为非偶数时的并联逆变器系统的中断同步原理图如图2所 示。本发明的中断同步信号权值和为偶数并出现一些模块的功率之和恰为总功率的一半时的
并联逆变器系统的中断同步原理图如图3所示。其中INT1、 INT2、 INT3........ INTn分别
为n个并联逆变器模块的中断同步信号，AUX为假模块信号，Ts为公共中断信号的周期时间。 其原理与图1相比差别在于图1中当第一个负脉冲中断信号发送到时得到公共中断信号 INT,图2中当处于低电平的中断同步信号的权值和大于所有中断同步信号的权值和的一半 时得到公共中断信号INT,图3中当包括假模块信号AUX和各路中断同步信号的信号中同时 处于低电平的信号权值和大于所有信号权值和一半时得到公共中断信号INT。
本发明的逆变器并联相位同步方法的硬件中断同步电路图如图4所示。逆变器并联系统由
第一模块、第二模块、第三模块........第n模块并联组成，系统通过互联线BUS将公共中
断信号INT传输给各模块，任一模块接收到低电平的公共中断信号INT后强行从零开始发送 基准正弦波。中断同步电路由n个信号检测电路即第一信号检测电路l至第n信号检测电路n、 假模块电路A、电源^e、比较器组成，其中第一信号检测电路l由第一光耦、第一上拉电阻 及 、第一下拉电阻及12组成，第二信号检测电路2由第二光耦、第二上拉电阻/ 21、第二下拉电
阻及22组成，第三信号检测电路3由第三光耦、第三上拉电阻/ 31、第三下拉电阻及32组成，直
至第n信号检测电路n由第n光耦、第n上拉电阻/ m、第n下拉电阻^组成，假模块电路A 由第一三极管^、第二三极管&、第一假模块电阻及。！、第二假模块电阻/ 。2、反相器G组成； 电源^分别与第一光耦的光电二极管P极和光电三极管C极、第二光耦的光电二极管P极和 光电三极管C极、第三光耦的光电二极管P极和光电三极管C极直至第n光耦的光电二极管P 极和光电三极管C极、第一三极管Q的E级连接，第一上拉电阻i u与第一光耦的光电三极 管E极连接，第一下拉电阻/ 12与地连接，第二上拉电阻&!与第二光耦的光电三极管E极连 接，第二下拉电阻及22与地连接，第三上拉电阻及31与第三光耦的光电三极管E极连接，第三 下拉电阻i 32与地连接，直至第n上拉电阻i M与第n光耦的光电三极管E极连接，第n下拉 电阻Z n2与地连接，第一假模块电阻及01上端与第一三极管gi的C级连接，第二假模块电阻
i 。2下端与第二三极管g2的C级连接，第一上拉电阻i u与第一下拉电阻^2连接处构成第一
信号检测电路l的中间端，第二上拉电阻/ 21与第二下拉电阻及22连接处构成第二信号检测电
路2的中间端，第三上拉电阻及31与第三下拉电阻及32连接处构成第三信号检测电路3的中间 端，直至第n上拉电阻及m与第n下拉电阻及n2连接处构成第n信号检测电路n的中间端，第 一假模块电阻及。,下端与第二假模块电阻及。2上端连接处构成假模块电路A的中间端，第一信 号检测电路l的中间端、第二信号检测电路2的中间端、第三信号检测电路3的中间端直至第 n信号检测电路n的中间端、假模块电路A的中间端与比较器的反相输入端连接，第一三极管 "的B级与反相器G输出端连接，第二三极管g2的B级与反相器G输入端连接，第二三极管a的E级与地连接；第一模块的中断同步信号INT1由第一光耦的光电二极管N极接收， 第二模块的中断同步信号INT2由第二光耦的光电二极管N极接收，第三模块的中断同步信号 INT3由第三光耦的光电二极管N极接收，直至第n模块的中断同步信号INTn由第n光耦的光 电二极管N极接收，假模块信号AUX由反相器G输入端及&的B极接收，比较电压Fref由
比较器的同相输入端接收，公共中断信号INT由比较器输出。
第一模块功率为Pl,中断同步信号权值为仏，第二模块功率为户2,中断同步信号权值 为込，第三模块功率为&,中断同步信号权值为込，直至第n模块功率为iV中断同步信 号的权值为gn,假模块信号AUX的权值为1,不妨定义所有其它模块的权值大于或等于1,
<formula>formula see original document page 8</formula> 所有中断同步信号的权值之和为非偶数时，假模块信号AUX置为髙电
^n2 ^o2 2
平，中断同步电路中不加入假模块电路A,当第一模块中断同步信号INT1为低电平时第一光 耦导通，不计光耦导通压降，比较器反相输入端电压为 ^2//，2//'''/// n2p;,同相输
及12〃^22〃…〃^n:2+Wl1
入端电压为Fw =|Fce，当i^〃/^〃…〃i^〉^时比较器输出端公共中断信号INT为低电
平，当/^〃/^〃…〃^〈《，时比较器输出端公共中断信号INT为高电平；当第一模块中断 同步信号INT1为低电平，第二模块中断同步信号INT2为低电平时第一光耦及第二光耦导通，
比较器反相输入端电压为^^1^^^^,当&//&2〃...//&比
较器输出端公共中断信号INT为低电平，当《2〃7^〃…〃/^〈i u〃i^,比较器输出端公共 中断信号INT为高电平，当处于低电平的中断同步信号对应的上拉电阻并联值小于所有下拉 电阻并联值时，比较器输出端公共中断信号INT为低电平；所有中断同步信号的权值之和为 偶数并出现一些模块的功率之和恰为总功率的一半时，假模块信号AUX置为低电平，中断 同步电路中加入假模块电路A,当第一模块中断同步信号INT1为低电平时，比较器反相输入
端电压、〃〗:=::=:〃及。，'同相输入端电压为^如^
i^〃i H〃…〃i ^〃/ 。2 时比较器输出端公共中断信号INT为低电平，当
及12 // i 22 //…〃 J " 〃 / 。2 < / 〃及。,时比较器输出端公共中断信号INT为高电平，当处于低电平
的中断同步信号对应的上拉电阻与假模块第一电阻并联值小于所有下拉电阻和假模块第二电 阻并联值时，比较器输出端公共中断信号INT为低电平。
具体实施例之一 一个10kW的逆变器模块和三个5kW的逆变器模块并联
该实施例共有4个并联逆变器模块，根据^ = ^ = ^ = — = ^,不妨定义每个5kW
込込込 仏 模块的权值为1,则10kW模块的权值为2,所有模块中断同步信号的权值和为5,为非偶数，
则假模块信号AUX置为高电平，中断同步电路中不加入假模块电路。图4所示为具体实施例之一的中断同步原理图。图中10kW的逆变器模块输出的中断同步信号INTl，权值为2， 三个5kW的逆变器模块输出的中断同步信号分别为INT2、 INT3、 INT4，权值均为1, Ts为 公共中断信号的周期时间。处于低电平的中断同步信号的权值和大于所有中断同步信号的权 值和5的一半时得到公共中断信号INT,此处只要处于低电平的中断同步信号的权值和大于 或等于3即认为大于所有中断同步信号的权值和5的一半。
图6所示为具体实施例之一的中断同步电路图。第一模块功率为10kW，中断同步信号 INT1权值为2，第二模块功率为5kW，中断同步信号INT2权值为1，第三模块功率为5kW， 中断同步信号INT3权值为1，第四模块功率为5kW,中断同步信号INT4权值为1, 4为供
电电源电压，u4^。根据^=^=^=..-=^, a及n-GA-a^—eA，
2 M " A i^n
~ = ^1 = ~ = ... = ^1 =丄，有立=1^ = ^ =且=& = 1^互=兰，对应同步电路 及12 ^22 "32 2 & 2 & 1 込 1 仏 1
&1 —1
及n2—5
及1
i 41 ，1 及，
中有27 11=^ 21=/;31=及41, ^ii=~=~=^ii=4。当四路中断同步信号中处于低电平
及12 及22 ^32及42 2
的中断同步信号的权值和为1时，包括INT2、 INT3、 INT4三路信号中只有一路信号处于低 电平且INT1处于高电平的情况，此时INT2、 INT3、 INT4三路信号对应的同步电路模块中
、
只有一路的光耦导通，根据计算比较器反相输入端电压为2 ; 21rcc=^cc，同相输入
端电压为Fref=|ree， |Fee<|^e,此时比较器输出为高电平，即公共中断信号INT为高
电平。当四路中断同步信号中处于低电平的中断同步信号的权值和为2时，包括INT2、INT3、 INT4三路信号中有且仅有两路信号同时处于低电平且INT1处于高电平的情况，或只有INT1 一路信号处于低电平且INT2、 INT3、 INT4均处于高电平的情况，此时INT2、 INT3、 INT4 三路信号对应的同步电路模块中有且仅有两路的光耦同时导通，或只有INT1 —路信号对应
、
的同步电路模块中的光耦导通，根据计算比较器反相输入端电压为2 5 2;^^=|^,
同相输入端电压为Fref=|ree, ^^￡<|！^，此时比较器输出为高电平，即公共中断信号
INT为高电平。当四路中断同步信号中处于低电平的中断同步信号的权值和为3时，包括 INT2、 INT3、 INT4三路信号同时处于低电平且INT1处于高电平的情况，或INT1信号处于 低电平且INT2、 INT3、 INT4三路信号中只有一路信号处于低电平的情况，此时INT2、 INT3、 INT4三路信号对应的同步电路模块中的光耦同时导通，或INT1信号对应的同步电路模块中 的光耦导通且INT2、 INT3、 INT4三路信号对应的同步电路模块中只有一路的光耦导通，根
据计算比较器反相输入端电压为2 5 2:^同相输入端电压为7ref =|rcc,^^^>| ^，此时比较器输出为低电平，即公共中断信号INT为低电平。当四路中断同步
信号中处于低电平的中断同步信号的权值和为4时，包括INT2、 INT3、 INT4三路信号中有 且仅有两路信号处于低电平且INT1处于低电平的情况，此时INT1信号对应的同步电路模块 中的光耦导通且INT2、 INT3、 INT4三路信号对应的同步电路模块中有且仅有两路的光耦同
、
时导通，根据计算比较器反相输入端电压为2 ^ 2;^「cc = ^^,同相输入端电压为
^f=|^e， ^^>|^，此时比较器输出为低电平'即公共中断信号INT为低电平。当
四路中断同步信号中处于低电平的中断同步信号的权值和为5时，包括INT1、 INT2、 INT3、 INT4四路信号同时处于低电平的情况，此时INT1、 INT2、 INT3、 INT4四路信号对应的同步
、
电路模块中的光耦同时导通，根据计算比较器反相输入端电压为2 5 2;ree=|i>;e，
同相输入端电压为Kef=|^e, |^c>*^c,此时比较器输出为低电平，即公共中断信号
INT为低电平。则处于低电平的中断同步信号的权值和大于或等于3时得到公共中断信号INT 为低电平，其中3大于各路中断同步信号的权值和5的一半，大于或等于3即认为多数，即 实现了经过加权运算的中断同步信号中同时处于低电平的中断同步信号的权值和为多数时得 到公共中断信号为低电平的功能。系统通过互联线BUS将公共中断信号INT传输给各模块， 任一模块接收到低电平的公共中断信号后强行从零幵始发送基准正弦波。
具体实施例之二 一个10kW的逆变器模块和四个5kW的逆变器模块并联
该实施例共有5个并联逆变器模块，根据^ = ^ =》—=，，不妨定义每个5kW
模块的权值为l,则10kW模块的权值为2，所有模块中断同步信号的权值和为6，为偶数， 并出现一些模块的功率之和恰为总功率的一半，比如10kW的模块加上一个5kW的模块功率 为15kW,恰为总功率30kW的一半。则假模块信号AUX置为低电平，在中断同步电路中加 入假模块电路。图7所示为具体实施例之二的中断同步原理图。图中10kW的逆变器模块输 出的中断同步信号INTl，权值为2,四个5kW的逆变器模块输出的中断同步信号分别为INT2、 INT3、 INT4、 INT5,权值均为1, AUX为假模块信号，权值为1， Ts为公共中断信号的周期 时问。当包括假模块信号AUX和各路中断同步信号的信号中同时处于低电平的信号权值和 大于所有信号权值和7的一半时得到公共中断信号INT,即处于低电平的中断同步信号的权 值和大于或等于所有中断同步信号的权值和6的一半时得到公共中断信号INT。
图8所示为具体实施例之二的中断同步电路图。第一模块功率为10kW,中断同步信号 INT1权值为2，第二模块功率为5kW,中断同步信号INT2权值为1,第三模块功率为5kW, 中断同步信号INT3权值为1，第四模块功率为5kW，中断同步信号INT4权值为1,第五模
10块功率为5kW，中断同步信号INT5权值为1,假模块信号AUX权值为1, Fcc为供电电源电 压'Kef+"。根据5" = ^"=^ = "=5"'0《,込及^狄,…^A,^。，，
及12 / 22 / 32 & / 。2 & 2g21込1仏1g51 '
对应同步电路中有2及11=/ 21=^31-^41=; 51=/ 。1, j^ = , = , = |il — ^l-Al —丄
i l2 i 22 及32 i 42 i 52 / 。2 2 假模块信号AUX置为低电平，假模块电路加入中断同步电路。当五路中断同步信号中处于 低电平的中断同步信号的权值和为1时，包括INT2、 INT3、 INT4、 INT5四路信号中只有一 路信号处于低电平且INT1处于高电平的情况，此时INT2、 INT3、 INT4、 INT5四路信号对 应的同步电路模块中有只 一路的光耦导通，根据计算比较器反相输入端电压为
丄i 〃i
^ 22—"——^=4^,同相输入端电压为rref=;Fcc, 4^<;匚，此时比较
电压为rref=4^e， ^^<4^,此时比较器输出为高电平，即公共中断信号INT为高电
6
器输出为高电平，即公共中断信号INT为高电平。当五路中断同步信号中处于低电平的中断 同步信号的权值和为2时，包括INT2、 INT3、 INT4、 INT5四路信号中有且仅有两路信号同 时处于低电平且INT1处于高电平的情况，或只有INT1 —路信号处于低电平且INT2、 INT3、 INT4、 INT5均处于髙电平的情况，此时INT2、 INT3、 INT4、 INT5四路信号对应的同步电 路模块中有且仅有两路的光耦同时导通，或只有INT1 —路信号对应的同步电路模块中的光
1 i // i
耦导通，根据计算比较器反相输入端电压为1——S 22 i 。2-^=*^,同相输入端
■gi 22〃及。2 +^及21〃及。2
丄L 、<丄. 2 "13" 2
平。当五路中断同步信号中处于低电平的中断同步信号的权值和为3时，包括INT2、 INT3、 INT4、 INT5四路信号中有且仅有三路同时处于低电平且INT1处于髙电平的情况，或INT1 信号处于低电平且INT2、 INT3、 INT4、 INT5四路信号中只有一路信号处于低电平的情况， 此时INT2、 INT3、 INT4、 INT5四路信号对应的同步电路模块中有且仅有三路的光耦同时导 通，或INT1信号对应的同步电路模块中的光耦导通且INT2、 INT3、 INT4、 INT5四路信号 对应的同步电路模块中只有一路的光耦导通，根据计算比较器反相输入端电压为
丄7 〃7
!~"——L》"'同相输入端电压为^f-^c,此时比
较器输出为低电平，即公共中断信号INT为低电平。当五路中断同步信号中处于低电平的中 断同步信号的权值和为4时，包括INT2、INT3、INT4、INT5四路信号同时处于低电平且INT1 处于高电平的情况，或INT1信号处于低电平且INT2、 INT3、 INT4、 INT5四路信号中有且 仅有两路信号同时处于低电平的情况，此时INT2、 INT3、 INT4、 INT5四路信号对应的同步 电路模块中的光耦同时导通，或INT1信号对应的同步电路模块中的光耦导通且INT2、INT3、INT4、 INT5四路信号对应的同步电路模块中有且仅有两路的光耦同时导通，根据计算比较器
反相输入端电压为1——^——p~——4=^4,同相输入端电压为Kef=+Kc,
<formula>formula see original document page 12</formula>
g^>|^，此时比较器输出为低电平，即公共中断信号INT为低电平。当五路中断同步信
号中处于低电平的中断同步信号的权值和为5时，包括INT1信号处于低电平且INT2、 INT3、 INT4、 INT5四路信号中有且仅有三路信号同时处于低电平的情况，此时INT1信号对应的同 步电路模块中的光耦导通且INT2、 INT3、 INT4、 INT5四路信号对应的同步电路模块中有且 仅有三路的光耦同时导通，根据计算比较器反相输入端电压为
丄W 〃7
1~~——^=||^,同相输入端电压为^f-一cc, §^〉会^，此时比 ^ i 22 〃及。2 +^i 21 〃及。2
较器输出为低电平，即公共中断信号INT为低电平。当五路中断同步信号中处于低电平的中 断同步信号的权值和为6时，包括INT1、 INT2、 INT3、 INT4、 INT5五路信号同时处于低电 平的情况，此时INT1、 INT2、 INT3、 INT4、 INT5五路信号对应的同步电路模块中的光耦同
时导通，根据计算比较器反相输入端电压为——;22"-同相输入端
7及22//凡2+:及21/// 。2 3 6 6
电压为rref=|rcc,此时比较器输出为低电平，即公共中断信号INT为低电
平。则当包括假模块信号AUX和各路中断同步信号的信号中同时处于低电平的信号权值和 大于所有信号权值和7的一半时得到公共中断信号INT,即处于低电平的中断同步信号的权 值和大于或等于所有中断同步信号的权值和6的一半时得到公共中断信号INT,大于或等于 3即认为多数，即实现了经过加权运算的中断同步信号中同时处于低电平的中断同步信号的 权值和为多数时得到公共中断信号为低电平的功能。系统通过互联线BUS将公共中断信号 INT传输给各模块，任一模块接收到低电平的公共中断信号后强行从零开始发送基准正弦波。
具体实施例之三 一个10kW的逆变器模块、 一个5kW的逆变器模块和一个3kW的逆变器 模块并联
该实施例共有3个并联逆变器模块，根据^-^-^-…-^L，不妨定义3kW模块
的权值为3，则5kW模块的权值为5， 10kW模块的权值为10，所有模块中断同步信号的权 值和为18，此处18为偶数，但不会出现中断同步信号权值和等于总权值和一半的情况，假 模块信号AUX置为高电平，中断同步电路中不加入假模块电路。图9所示为具体实施例之 三的中断同步原理图。图中10kW的逆变器模块输出的中断同步信号INT1,权值为10, 5kW 的逆变器模块输出的中断同步信号为INT2，权值为5， 3kW的逆变器模块输出的中断同步信号为INT3，权值为3， Ts为公共中断信号的周期时间。处于低电平的中断同步信号的权值和 大于所有中断同步信号的权值和18的一半时得到公共中断信号INT,此处只要INT1处于低 电平，处于低电平的中断同步信号的权值和就大于或等于10,即大于所有中断同步信号的权 值和18的一半。
图IO所示为具体实施例之三的中断同步电路图。第一模块功率为10kW,中断同步信号 INT1权值为10,第二模块功率为5kW,中断同步信号INT2权值为5,第三模块功率为3kW,
中断同步信号INT3权值为3， ^为供电电源电压，^=|^。根据* = | = , = .=,,
W li W 21 W 31 & m&及22及32 &22 込10& 5
对应同步电路中有10i u-5及^-3i^, , = ， = , = 当第一模块中断同 步信号INT1处于低电平时,第一光耦导通，比较器反相输入端电压为D 。
_/ 12 〃及22 〃 +尺l
同相输入端电压为^f-^c'由于7 ,2〃J 22〃; 32^u，"m 4《，
此时比较器输出为低电平，即公共中断信号INT为低电平。同理由于/ 12//7 22〃及32<及21且 及12//^ 22//及32<及31,当第一模块中断同步信号INT1处于高电平时，无论INT2、 INT3是否 为低电平，比较器的输出电压均为髙电平。只要INT1处于低电平，比较器的反相输入端电 压就大于比较器同相输入端电压，比较器的输出为低电平，即公共中断信号INT为低电平。 则处于低电平的中断同步信号的权值和大于所有中断同步信号的权值和18的一半时得到公 共中断信号INT，此处只要INT1处于低电平，处于低电平的中断同步信号的权值和就大于或 等于10,即大于所有中断同步信号的权值和18的一半。即实现了经过加权运算的中断同步 信号中同时处于低电平的中断同步信号的权值和为多数时得到公共中断信号为低电平的功 能。系统通过互联线BUS将公共中断信号INT传输给各模块，任一模块接收到低电平的公共 中断信号后强行从零开始发送基准正弦波。
具体实施例之四应用CPU进行加权表决
图11所示为本发明的单片机同步原理图。基准正弦信号同步功能由单片机实现，逆变器 并联系统由第一模块、第二模块、第三模块……第n模块并联组成，各逆变器模块基准正弦 波过零时分别通过互联线BUS向单片机发送负脉冲中断同步信号，单片机将接收到的中断同 步信号以功率作为权值基准进行加权运算，并进行多数的判断，当判断处于低电平的中断同 步信号的权值和大于或等于所有中断同步信号的权值和的一半时得到公共中断信号，并通过 互联线BUS将公共中断信号传输给各模块，任一模块接收到低电平的公共中断信号后强行从 零开始发送基准正弦波。
1权利要求
1、一种功率加权的逆变器并联相位同步控制方法，其特征在于用一种简单多数有效的控制方法实现，逆变器并联系统由第一模块、第二模块、第三模块、......、第n模块并联组成，在进行相位同步时，各逆变器模块基准正弦波过零时分别向互联线发送负脉冲中断同步信号，将各模块的中断同步信号以功率作为权值基准进行加权运算，当所有中断同步信号的权值和为非偶数时，处于低电平的中断同步信号的权值和大于所有中断同步信号的权值和的一半时得到公共中断信号(INT)，当所有中断同步信号的权值和为偶数并出现一些模块的功率之和恰为总功率的一半时，在中断同步电路中加入假模块信号(AUX)权值为1的假模块电路(A)，令此假模块信号(AUX)始终为低电平，当包括假模块信号(AUX)和各路中断同步信号的信号中同时处于低电平的信号权值和大于所有信号权值和一半时得到公共中断信号(INT)，即处于低电平的中断同步信号的权值和大于或等于所有中断同步信号的权值和的一半时得到公共中断信号(INT)，系统通过互联线(BUS)将公共中断信号(INT)传输给各模块，任一模块接收到公共中断信号(INT)后强行从零开始发送基准正弦波。所述的同步控制功能可由单片机或硬件中断同步电路实现。所述的硬件中断同步电路由n个信号检测电路即第一信号检测电路(1)至第n信号检测电路(n)、假模块电路(A)、电源(Vcc)、比较器组成，其中第一信号检测电路(1)由第一光耦、第一上拉电阻(R11)、第一下拉电阻(R12)组成，第二信号检测电路(2)由第二光耦、第二上拉电阻(R21)、第二下拉电阻(R22)组成，第三信号检测电路(3)由第三光耦、第三上拉电阻(R31)、第三下拉电阻(R32)组成，直至第n信号检测电路(n)由第n光耦、第n上拉电阻(Rn1)、第n下拉电阻(Rn2)组成，假模块电路(A)由第一三极管(Q1)、第二三极管(Q2)、第一假模块电阻(Ro1)、第二假模块电阻(Ro2)、反相器(G)组成；电源(Vcc)分别与第一光耦的光电二极管P极和光电三极管C极、第二光耦的光电二极管P极和光电三极管C极、第三光耦的光电二极管P极和光电三极管C极直至第n光耦的光电二极管P极和光电三极管C极、第一三极管(Q1)的E级连接，第一上拉电阻(R11)与第一光耦的光电三极管E极连接，第一下拉电阻(R12)与地连接，第二上拉电阻(R21)与第二光耦的光电三极管E极连接，第二下拉电阻(R22)与地连接，第三上拉电阻(R31)与第三光耦的光电三极管E极连接，第三下拉电阻(R32)与地连接，直至第n上拉电阻(Rn1)与第n光耦的光电三极管E极连接，第n下拉电阻(Rn2)与地连接，第一假模块电阻(Ro1)上端与第一三极管(Q1)的C级连接，第二假模块电阻(Ro2)下端与第二三极管(Q2)的C级连接，第一上拉电阻(R11)与第一下拉电阻(R12)连接处构成第一信号检测电路(1)的中间端，第二上拉电阻(R21)与第二下拉电阻(R22)连接处构成第二信号检测电路(2)的中间端，第三上拉电阻(R31)与第三下拉电阻(R32)连接处构成第三信号检测电路(3)的中间端，直至第n上拉电阻(Rn1)与第n下拉电阻(Rn2)连接处构成第n信号检测电路(n)的中间端，第一假模块电阻(Ro1)下端与第二假模块电阻(Ro2)上端连接处构成假模块电路(A)的中间端，第一信号检测电路(1)的中间端、第二信号检测电路(2)的中间端、第三信号检测电路(3)的中间端直至第n信号检测电路(n)的中间端、假模块电路(A)的中间端与比较器的反相输入端连接，第一三极管(Q1)的B级与反相器(G)输出端连接，第二三极管(Q2)的B级与反相器(G)输入端连接，第二三极管(Q2)的E级与地连接；第一模块的中断同步信号(INT1)由第一光耦的光电二极管N极接收，第二模块的中断同步信号(INT2)由第二光耦的光电二极管N极接收，第三模块的中断同步信号(INT3)由第三光耦的光电二极管N极接收，直至第n模块的中断同步信号(INTn)由第n光耦的光电二极管N极接收，假模块信号(AUX)由反相器(G)输入端接收，比较电压(Vref)由比较器的同相输入端接收，公共中断信号(INT)由比较器输出；第一模块功率为P1，中断同步信号权值为Q1，第二器模块功率为P2，中断同步信号权值为Q2，第三模块功率为P3，中断同步信号权值为Q3，直至第n模块功率为Pn，中断同步信号权值为Qn，假模块信号(AUX)的权值为1，令<maths id="math0001" num="0001" ><math><![CDATA[ <mrow><mfrac> <msub><mi>P</mi><mn>1</mn> </msub> <msub><mi>Q</mi><mn>1</mn> </msub></mfrac><mo>=</mo><mfrac> <msub><mi>P</mi><mn>2</mn> </msub> <msub><mi>Q</mi><mn>2</mn> </msub></mfrac><mo>=</mo><mfrac> <msub><mi>P</mi><mn>3</mn> </msub> <msub><mi>Q</mi><mn>3</mn> </msub></mfrac><mo>=</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>=</mo><mfrac> <msub><mi>P</mi><mi>n</mi> </msub> <msub><mi>Q</mi><mi>n</mi> </msub></mfrac><mo>,</mo> </mrow>]]></math> id="icf0001" file="A2009100332790003C1.tif" wi="43" he="9" top= "66" left = "139" img-content="drawing" img-format="tif" orientation="portrait" inline="yes"/></maths>Q1R11＝Q2R21＝Q3R31＝…＝QnRn1＝Ro1，<maths id="math0002" num="0002" ><math><![CDATA[ <mrow><mfrac> <msub><mi>R</mi><mn>11</mn> </msub> <msub><mi>R</mi><mn>12</mn> </msub></mfrac><mo>=</mo><mfrac> <msub><mi>R</mi><mn>21</mn> </msub> <msub><mi>R</mi><mn>22</mn> </msub></mfrac><mo>=</mo><mfrac> <msub><mi>R</mi><mn>31</mn> </msub> <msub><mi>R</mi><mn>32</mn> </msub></mfrac><mo>=</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>=</mo><mfrac> <msub><mi>R</mi><mrow> <mi>n</mi> <mn>1</mn></mrow> </msub> <msub><mi>R</mi><mrow> <mi>n</mi> <mn>2</mn></mrow> </msub></mfrac><mo>=</mo><mfrac> <msub><mi>R</mi><mrow> <mi>o</mi> <mn>1</mn></mrow> </msub> <msub><mi>R</mi><mrow> <mi>o</mi> <mn>2</mn></mrow> </msub></mfrac><mo>=</mo><mfrac> <mn>1</mn> <mn>2</mn></mfrac><mo>;</mo> </mrow>]]></math> id="icf0002" file="A2009100332790003C2.tif" wi="68" he="9" top= "79" left = "93" img-content="drawing" img-format="tif" orientation="portrait" inline="yes"/></maths>所有中断同步信号的权值之和为非偶数时，假模块信号(AUX)置为高电平，中断同步电路中不加入假模块电路(A)，当第一模块中断同步信号(INT1)为低电平时第一光耦导通，不计光耦导通压降，比较器反相输入端电压为<maths id="math0003" num="0003" ><math><![CDATA[ <mrow><mfrac> <mrow><msub> <mi>R</mi> <mn>12</mn></msub><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mn>22</mn></msub><mo>/</mo><mo>/</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mrow><mi>n</mi><mn>2</mn> </mrow></msub> </mrow> <mrow><msub> <mi>R</mi> <mn>12</mn></msub><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mn>22</mn></msub><mo>/</mo><mo>/</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>/</mo><msub> <mi>R</mi> <mrow><mi>n</mi><mn>2</mn> </mrow></msub><mo>+</mo><msub> <mi>R</mi> <mn>11</mn></msub> </mrow></mfrac><msub> <mi>V</mi> <mi>cc</mi></msub><mo>,</mo> </mrow>]]></math> id="icf0003" file="A2009100332790003C3.tif" wi="47" he="9" top= "104" left = "67" img-content="drawing" img-format="tif" orientation="portrait" inline="yes"/></maths>比较器同相输入端电压为<maths id="math0004" num="0004" ><math><![CDATA[ <mrow><msub> <mi>V</mi> <mi>ref</mi></msub><mo>=</mo><mfrac> <mn>1</mn> <mn>2</mn></mfrac><msub> <mi>V</mi> <mi>cc</mi></msub><mo>,</mo> </mrow>]]></math> id="icf0004" file="A2009100332790003C4.tif" wi="20" he="8" top= "104" left = "163" img-content="drawing" img-format="tif" orientation="portrait" inline="yes"/></maths>当R12//R22//…//Rn2＞R11时比较器输出端公共中断信号(INT)为低电平，当R12//R22//…//Rn2＜R11时比较器输出端公共中断信号(INT)为高电平；当第一模块中断同步信号(INT1)为低电平，第二模块中断同步信号(INT2)为低电平时第一光耦及第二光耦导通，比较器反相输入端电压为<maths id="math0005" num="0005" ><math><![CDATA[ <mrow><mfrac> <mrow><msub> <mi>R</mi> <mn>12</mn></msub><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mn>22</mn></msub><mo>/</mo><mo>/</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mrow><mi>n</mi><mn>2</mn> </mrow></msub> </mrow> <mrow><msub> <mi>R</mi> <mn>12</mn></msub><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mn>22</mn></msub><mo>/</mo><mo>/</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>/</mo><msub> <mi>R</mi> <mrow><mi>n</mi><mn>2</mn> </mrow></msub><mo>+</mo><msub> <mi>R</mi> <mn>11</mn></msub><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mn>21</mn></msub> </mrow></mfrac><msub> <mi>V</mi> <mi>cc</mi></msub><mo>,</mo> </mrow>]]></math> id="icf0005" file="A2009100332790003C5.tif" wi="54" he="9" top= "136" left = "67" img-content="drawing" img-format="tif" orientation="portrait" inline="yes"/></maths>当R12//R22//…//Rn2＞R11//R21，比较器输出端公共中断信号(INT)为低电平，当R12//R22//…//Rn2＜R11//R21，比较器输出端公共中断信号(INT)为高电平，当处于低电平的中断同步信号对应的上拉电阻并联值小于所有下拉电阻并联值时，比较器输出端公共中断信号(INT)为低电平；所有中断同步信号的权值之和为偶数并出现一些模块的功率之和恰为总功率的一半时，假模块信号(AUX)置为低电平，中断同步电路中加入假模块电路(A)，当第一模块中断同步信号为低电平时，比较器反相输入端电压为<maths id="math0006" num="0006" ><math><![CDATA[ <mrow><mfrac> <mrow><msub> <mi>R</mi> <mn>12</mn></msub><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mn>22</mn></msub><mo>/</mo><mo>/</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mrow><mi>n</mi><mn>2</mn> </mrow></msub><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mrow><mi>o</mi><mn>2</mn> </mrow></msub> </mrow> <mrow><msub> <mi>R</mi> <mn>12</mn></msub><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mn>22</mn></msub><mo>/</mo><mo>/</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>/</mo><msub> <mrow><mo>/</mo><mi>R</mi> </mrow> <mrow><mi>n</mi><mn>2</mn> </mrow></msub><msub> <mrow><mo>/</mo><mo>/</mo><mi>R</mi> </mrow> <mrow><mi>o</mi><mn>2</mn> </mrow></msub><mo>+</mo><msub> <mi>R</mi> <mn>11</mn></msub><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mrow><mi>o</mi><mn>1</mn> </mrow></msub> </mrow></mfrac><msub> <mi>V</mi> <mi>cc</mi></msub><mo>,</mo> </mrow>]]></math> id="icf0006" file="A2009100332790003C6.tif" wi="63" he="9" top= "181" left = "53" img-content="drawing" img-format="tif" orientation="portrait" inline="yes"/></maths>同相输入端电压为<maths id="math0007" num="0007" ><math><![CDATA[ <mrow><msub> <mi>V</mi> <mi>ref</mi></msub><mo>=</mo><mfrac> <mn>1</mn> <mn>2</mn></mfrac><msub> <mi>V</mi> <mi>cc</mi></msub><mo>,</mo> </mrow>]]></math> id="icf0007" file="A2009100332790003C7.tif" wi="21" he="8" top= "180" left = "157" img-content="drawing" img-format="tif" orientation="portrait" inline="yes"/></maths>当R12//R22//…//Rn2//Ro2＞R11//Ro1时比较器输出端公共中断信号(INT)为低电平，当R12//R22//…//Rn2//Ro2＜R11//Ro1时比较器输出端公共中断信号(INT)为高电平，当处于低电平的中断同步信号对应的上拉电阻与假模块第一电阻并联值小于所有下拉电阻和假模块第二电阻并联值时，比较器输出端公共中断信号(INT)为低电平。基准正弦信号同步功能由单片机实现时，各逆变器模块基准正弦波过零时分别通过互联线(BUS)向单片机发送负脉冲中断同步信号，单片机将接收到的中断同步信号以功率作为权值基准进行加权运算，并进行多数的判断，当判断处于低电平的中断同步信号的权值和大于或等于所有中断同步信号的权值和的一半时得到公共中断信号，并通过互联线(BUS)将公共中断信号传输给各模块，任一模块接收到低电平的公共中断信号后强行从零开始发送基准正弦波。
全文摘要
一种功率加权的逆变器并联相位同步控制方法，属于逆变器并联控制技术领域。各逆变器模块基准正弦波过零时分别向互联线发送负脉冲中断同步信号，将各模块的中断同步信号以功率作为权值基准进行加权运算，如果所有中断同步信号权值和为偶数并出现一些模块的功率之和恰为总功率的一半时，在中断同步电路中加入假模块电路，处于低电平的中断同步信号的权值和大于或等于所有中断同步信号的权值和的一半时得到公共中断信号。系统通过互联线将公共中断信号传输给各模块，任一模块接收到公共中断信号后强行从零开始发送基准正弦波。该同步控制功能也可由单片机实现。该控制方法保证了基准电压高精度锁相同步，提高了系统的可靠性。
文档编号H02M7/48GK101577503SQ200910033279
公开日2009年11月11日 申请日期2009年6月17日 优先权日2009年6月17日
发明者爽 王, 马运东 申请人:南京航空航天大学