专利名称：低压电源的制作方法
技术领域：
本发明一般涉及一种低功率DC至DC降压调节器(buck regulator)电源。特别地，本发明涉及一种具有脉宽调制(PWM)控制的DC至DC降压调节器电源。
背景技术：
对于DC电压调节而言，脉宽调制(PWM)是一种已知技术，且脉宽调制(PWM)被广泛用于保持恒定的输出电压，尽管输入电压会大幅变化，且尽管负载电流会大幅变化。这种技术用于向许多不同的电子系统供应DC电源。一般而言，所有的脉宽调制器都采用切换电路来生成脉冲，此脉冲通过电感器-电容器滤波器网络被平滑，从而产生基本上恒定的DC电压电平输出。DC输出电压的大小受切换电路占空比的控制。为了保持恒定的输出电压电平，以往采用反馈设置(feedback arrangement) 0这就要求通过比较器将输出电压与稳定的参考电压(voltage reference)进行比较，用于通过误差放大器来产生误差信号，其中所述误差放大器的输出控制切换电路的占空比。当输出电压降的太低时，误差放大器就增大切换占空比；当输出电压升的太高时，就减小切换占空比。另外，由于切换电路中的损耗和电感器的铁心中的热消耗，所以现有的降压调节电源效率很低。由于切换电路的工作频率高(通常高于250KHZ)，所以热消耗会很高。如下所述，本发明提供一种以低切换频率运行的有效的低功率降压调节器电源， 其将功率转换器中的栅极驱动功率最小化，并且保持控制电路中的最小消耗。
发明内容
为了满足这种和其它需要，鉴于本发明的目的，本发明提供一种用于将输入DC电压V+转换成输出DC电压电平的降压调节器。该降压调节器包括电感器，用于输出DC电压电平；运算放大器，用于感测所输出的DC电压电平中的误差；以及用作脉宽调制器(PWM) 的比较器，用于提供具有响应于误差的占空比的脉冲波形。还包括上高功率驱动器和下高功率驱动器。下驱动器由V+供电并且其响应于PWM波形而在0伏特与V+电压电平之间切换。上驱动器由所述超压供电，从而其响应于PWM波形而在0伏特与超压电平之间切换。利用倍压器电路从V+产生超压，从而该超压位于比V+电压电平更高的电位。两个驱动器的输出是互补的。此外还包括双M0SFET，以图腾柱(totem-pole)设置方式放置并且分别具有接收来自功率驱动器的输出的栅极。上MOSFET栅极由上驱动器的输出驱动。下MOSFET栅极由下驱动器的输出驱动。双MOSFET —起驱动用于输出DC电压电平的电感器。该降压调节器包括脉冲成形器(shaper)，被耦接在所述PWM与所述上高功率驱动器和下高功率驱动器之间，所述脉冲成形器用于形成上升时间和下降时间比PWM的上升时间和下降时间更快的尖脉冲。提供所述尖脉冲作为输入信号，用于激活上高功率驱动器和下高功率驱动器。所述脉冲成形器包括至少一个反相器，用于使所述尖脉冲成形。所述脉冲成形器被耦接在PWM与上高功率驱动器和下高功率驱动器之间，用于形成尖脉冲。所述脉冲成形器被设置在具有多个反相器的芯片中，并且被配置为基于用来激活电压驱动器的极性的感测(sense)而包括多个反相器的至少一个。本发明的另一个实施例是一种低压调节电源。该低压电源包括(a)轨道，用于提供输出DC电压电平；(b)感测反馈信号，用于从所述轨道向误差检测器提供输出DC电压电平；(c)所述误差检测器被配置为响应于所述感测反馈信号来提供控制信号，用于控制高速、高功率的上驱动器和下驱动器；(d)高速、高功率的所述驱动器被配置为响应于所述控制信号来驱动双MOSFET配置；(e)高速、高功率的所述驱动器被配置为以彼此互补的方式运行，用于有效驱动所述双MOSFET配置，从而在所述轨道上生成输出DC电压电平。(f)高速、高功率驱动器的互补输出被配置为使得两个MOSFET从不会同时导通。脉冲成形器被耦接在误差检测器与高速、高功率的上驱动器和下驱动器之间。所述脉冲成形器被配置为通过产生快速切换时间使所述控制信号成形。所述控制信号对一对互补的高速、高功率驱动器进行馈电。所述双MOSFET配置包括以图腾柱设置方式配置的上MOSFET和下M0SFET，其中第一 MOSFET的栅极由一个高速、高功率驱动器来驱动，而第二 MOSFET的栅极由另一个高速、 高功率驱动器来驱动。所述第一 MOSFET由给下MOSFET的栅极提供OV与V+之间的输入切换的一个高速、高功率驱动器来驱动。所述第二 MOSFET由给上MOSFET的栅极提供OV与超压Vss之间的输入切换的另一个高速、高功率驱动器来驱动。所述Vss电压电平约为所述V+ 电压电平的两倍。本发明的再一实施例是一种利用输入电压电平V+来输出DC电压电平的降压调节器。该降压调节器包括(a)误差放大器，用于感测输出DC电压电平中的电压电平误差；(b)PWM，具有响应于所感测的电压电平误差的占空比；(c)脉冲成形器，被耦接至PWM，用于提供快速过渡(transitioning)脉冲波形；(d)上功率驱动器和下功率驱动器，接收快速过渡脉冲波形并且提供互补的上驱动电压和下驱动电压，其中所述下驱动电压是V+电压电平，而所述上驱动电压是约为所述 V+电压电平两倍的超压电平Vss ；(e)上FET和下FET，以图腾柱设置方式连接，其中下FET具有用于接收下驱动电压的一个栅极，而上FET具有用于接收上驱动电压的另一栅极；以及(f)两个所述FET被耦接至用于输出DC电压电平的电感器。按照互补方式，所述第一驱动电压V+驱动所述第一 FET，且所述第二驱动电压Vss驱动所述第二 FET，从而提供所述DC电压电平。所述超压电平Vss由耦接至V+输入电压电平的电荷泵(charge pump)生成。所述脉冲成形器包括至少一个反相器，所述至少一个反相器由具有多个反相器的芯片配置。当所述上功率驱动器产生针对快速过渡输入波形的反相输出时，所述下功率驱动器就产生非反相输出。当所述上功率驱动器产生针对快速过渡输入波形的非反相输出时，所述下功率驱动器就产生反相输出。
双MOSFET以图腾柱设置方式配置，并且被耦接在V+电压电平与接地电位之间，用于驱动所述电感器。所述电压驱动器被配置为在没有给下MOSFET的栅极提供V+电压电平从而将其关闭时，给上MOSFET的栅极提供超压电平，从而将它导通；在没有给上MOSFET的栅极提供超压电平从而将其关闭时，给下MOSFET的栅极提供V+电压电平，从而将它导通。电感器包括初级线圈，还可以包括次级线圈，在此情形下通常将其称为“耦合电感器”。初级线圈被耦接在双MOSFET与电容器之间，用于提供输出DC电压电平。可选的次级线圈包括一端，被耦接至接地电位或初级线圈的一端，且所述次级线圈的另一端被耦接至整流器，用于提供第二输出DC电压电平。应当理解，前述概要描述和下述详细描述是示例性的，并非限制本发明。
结合附图阅读的下述详细描述，可以理解本发明图1是根据本发明实施例的调节式低压电源的框图。图2是根据本发明实施例的与图1的框图类似的一个示例性调节式低压电源的示意图。图3是根据本发明实施例的与图1的框图类似的另一个示例性调节式低压电源的示意图。图4是根据本发明实施例的时序图，示出在图2所示的调节式低压电源中的各点处的信号关系。图5是根据本发明实施例的时序图，示出在图3所示的调节式低压电源中的各点处的信号关系。图6是示例性参考电压发生器，用于生成在图2和图3所示的电源中使用的Vref 电压电平。图7是根据本发明实施例的与图1的框图类似的再一个示例性调节式低压电源的示意图。图8是根据本发明实施例的与图1的框图类似的又一个示例性调节式低压电源的示意图。
具体实施例方式本发明提供一种低压、高效的降压调节器电源。本发明使用的输入DC电压高于输出的调节后DC电压。输入DC电压例如可以是范围为从5VDC至20VDC的DC电压；而输出的调节后DC电压可以是范围为从IVDC至10VDC的DC电压。本发明提供一种有效的调节电源，其处在例如0. 2瓦特至2. 0瓦特的低功率范围内。现有的低功率DC调节器的效率低于80%，而本发明提供的效率高于90%。这种高效率是通过将栅极驱动功率最小化、保持一定份额的最小占空比以及以低切换频率(例如小于50KHz)运行来达到的。根据本发明的一个实施例基于这样的体会即具有设置成图腾柱(totem-pole) 的两个N-型MOSFET的同步整流允许最小的传导损耗。N-型MOSFET通常在其导通(ON)状态下会呈现出比P-型M0SFETS更低的电阻。
根据本发明的一个实施例也基于这样的体会即低切换频率(例如小于100kHz) 允许MOSFET中的低切换损耗并且与栅极驱动器关联。根据本发明的一个实施例进一步基于这样的见解在上N-型M0SFETS的栅极驱动器需要的供电电压电平超过图腾柱对的供电电压V+(超压Vss)时，下N-型MOSFET的栅极驱动器需要的供电电压电平不高于图腾柱对的供电电压V+；以及每一栅极驱动器的栅极驱动损耗按照施加至该栅极驱动器的电压大小的平方而增加。根据本发明的一个实施例还基于这样的见解即具有集电极开路 (open-collector)输出的通用PWM比较器(例如LM339、LM393及相关类型)的使用允许降压调节器以低切换频率(例如小于100kHz)运行。根据本发明的一个实施例更进一步基于这样的见解即通过确保PWM比较器的输出电压波形的占空比被最大化且不降到50%以下，可以将与集电极开路式PWM比较器关联的上拉电阻器中的功率消耗最小化。根据本发明的一个实施例再进一步基于这样的见解即通过采用高值的上拉电阻并采用CMOS反相器提供脉冲成形以校正由于高上拉电阻值而产生的脉冲失真，可以将与集电极开路式PWM比较器关联的上拉电阻器中的功率消耗最小化。根据本发明的一个实施例再进一步基于这样的见解即通过采用用于脉冲成形的奇数个或偶数个CMOS反相器，或者通过采用极性适当的栅极驱动器芯片，可以在降压调节器中实现以高占空比运行的PWM比较器。根据本发明的一个实施例再进一步基于这样的见解即次级沟道输出电压中随温度产生的过度变化是由于肖特基(或其它类型的)整流二极管的热敏感度所造成的，而这种缺点可通过用MOSFET晶体管适当取代二极管来克服。如下所述，本发明的低压电源包括下述特征(a)在具有设置为图腾柱的两个N-型MOSFET的降压调节器拓扑中使用同步整流。(b)使用诸如LM339或LM393或其等价物等集电极开路式比较器。(c)使用诸如⑶4069或其等价物等至少一个CMOS反相器。(d)使用诸如MDF502等第一高速驱动器芯片从输入电压(V+)提供电力，以驱动一个MOSFET的栅极。(e)使用第二高速驱动器芯片从超压(Vss)提供电力，以驱动另一个MOSFET的栅极。超压(Vss)约为输入电压(V+)的两倍；换言之，Vss约等于2V+。(f)通过比较器输入端的相对定相、第一和第二高速驱动器芯片的相对定相及所采用的CMOS逆变器的个数，提供了尽可能高的由比较器输出的稳态占空比，且在任何情形下都不小于50%。这种设置确保了伴随集电极开路式比较器的上拉电阻器中的最小功率消
^^ ο(g)因为高速驱动器芯片被选择性地设置为具有反相输出和非反相输出这两者的双栅极驱动器芯片，本发明实现了尺寸效率。即使需要两个轨道(rail)输出电压，该驱动器芯片也可以被配置为在维持比较器的占空比高于50%的同时将部件数目(parts count) 最小化。其中一个轨道输出电压甚至可高于输入电压(V+)的50%。(h)本发明的电源可用于具有这样的需求的任何便携式器件，这些需求包括小于范围为从5VDC至20VDC的输入电压的输出电压需求，在每一轨道小于2瓦特的低功率范
8围的极高效率需求。首先参照图1，其中示出根据本发明的实施例的示例性电源(通常用10标示)的框图。如图所示，电源10具有DC输入V+，并且在轨道1和轨道2上产生两个调节后的降压输出电压。此处，将轨道1电压称为初级输出电压，而将轨道2电压称为次级输出电压。轨道1的输出被用作反馈至误差放大器15的感测反馈(sense feedback)，其中， 后者将轨道1电压与由参考电压发生器12产生的参考电压Vref进行比较。由误差放大器 15产生的命令信号被提供至脉宽调制器14。该调制器将三角波发生器11生成的斜坡(或锯齿)电压与误差放大器15生成的命令信号进行比较以形成脉宽输出(此处称为脉宽调制(PWM)误差信号)。CMOS反相器13接收PWM信号以形成PWM驱动信号。如下所述，CMOS反相器13是一组六角反相器的一部分，并且用于使由调制器14形成的脉冲再次成形。CMOS反相器改变了 PWM信号的缓慢的开/关瞬态时间，并且为被称为PWM驱动信号的输出信号形成迅速的开/关瞬态时间。由于CMOS反相器集成电路封装典型地包括六个反相器，所以本发明提供足够的灵活性来形成极快的开/关瞬态时间，其可以是调制器14输出的PWM信号的反相形式或非反相形式。例如，如图2和图3所示，CMOS反相器集成电路封装U7包括两个反相器 (在图2中被标示为36、在图3中被标示为56)。在这些实例中没有使用U7中的其余反相器。尽管此处在每个36和56中均使用了两个反相器，但是在调换栅极驱动器37、38的极性和类似地调换栅极驱动器57、58的极性时，也可以采用在每个36和56中仅有一个反相器的替代实施例。继续描述图1，PWM信号在经过CMOS反相器13 “整理(cleaned-up)，，之后作为输入脉冲被提供到高速超压栅极驱动器17和高速电源电压栅极驱动器18。应意识到，超压栅极驱动器17可以是反相驱动器，如图2的驱动器37所示；或者可以是非反相驱动器，如图 3的驱动器57所示。类似地，驱动器18可以是非反相驱动器，如图2的驱动器38所示；也可以是反相驱动器，如图3的驱动器58所示。超压驱动器17从超压发生器16接收超压Vss，并且在导通时给上MOSFET 19的栅极提供Vss电压输出(高端驱动)。类似地，电压驱动器18从输入电源(V+)接收供电电压 V+，并且在导通时给下MOSFET 20提供V+电压输出(低端驱动)。上MOSFET 19和下MOSFET 20以互补方式给耦合电感器21的初级线圈提供切换输出，如图2和图3所示。各MOSFET 19和20被设置为图腾柱配置(如图2中的MOSFET 39和40、以及图3中的MOSFET 59和60所示)。滤波器22由耦合电感器(图2中的43和图3中的63)及输出电容器组成(图2 中的44和图3中的64)，并且在轨道1上传送初级输出电压。如前所述，该初级输出电压还被反馈至误差放大器15。耦合电感器21还向整流器23提供次级输出，然后由滤波器M 对该次级输出进行滤波，以在轨道2上提供次级输出电压。但是，应意识到，当不需要第二轨道输出时，可以省略对整流器23和滤波器M的次级输出。还应注意，通过将附加绕组添加到耦合电感器并提供附加输出滤波器，还可以简单地构成第三甚至是第四输出轨道。继续完成图1的描述，电源10包括参考电压发生器12，误差放大器15将其用作参考DC电压，从而生成送给调制器14的误差信号。电源10还包括超压发生器16，其接收V+ 输入电压和来自斜坡发生器的方波，并且向超压驱动器17提供Vss电压QV+)。
9
已经参照图1描述了本发明的DC电源10，下面将参照分别示出DC电源30和DC 电源50的图2和图3提供更具体的描述。电源30和50是本发明的不同实施例。首先参照图2，电源30包括比较器31、反相器32和反相驱动器33，它们连同电容器41和多个电阻器一起形成斜坡发生器(在图1中被标示为11)。斜波发生器产生鱼翅状(shark-fin)斜坡波形，如图4中的A所示。斜坡波形的上升部分和下降部分的持续时间不一定相等。斜坡波形例如可具有小于IOOkHz的频率。将该斜坡作为输入信号提供给比较器35 (如图1中的调制器14所示)。超压发生器(在图1中被标示为16)包括两个整流器4 和42b，所述两个整流器 4 和42b通过电容器连接至V+且连接至驱动器33的输出。超压发生器Vss的输出约为输入电压V+的两倍。典型地，整流器是硅肖特基二极管，并且例如可以是两个1N5818 二极管。如图所示，给超压栅极驱动器37提供Vss电压。仍然参照图2，误差放大器(在图1中被标示为1 包括运算放大器34及布置在该运算放大器34周围的多个电容器和电阻器。运算放大器34接收初级输出电压(例如在轨道1处的耦合电感器43的初级输出为1. 2V)作为感测到的反馈信号，并且将感测到的反馈信号与电压参考信号(Vkef)的比例复制品(scaled replica)相比。运算放大器34提供稳定的输出信号(在图4中示出为波形B)，所述稳定的输出信号上下移动直到反馈信号与参考电压的比例复制品之间不存在差别为止。由比较器35提供脉宽调制(PWM)功能。如图2所示，比较器35的输出连接至2 上拉电阻器，因为比较器35包括集电极开路式输出，所以需要该上拉电阻器。输入到比较器35的信号是斜坡信号(图4中的波形A)和误差信号(图4中的波形B)。比较器35提供的输出信号是PWM信号，如图4中的波形C所示。应意识到，在电压波形C的占空比高于 50%时，跨过2 电阻器所产生的相应的电压波形具有小于50%的占空比，从而2 电阻器中的功率消耗得以最小化。如图4中的波形C所示，因27k电阻器的值相对较高的缘故，所以比较器35的输出上升时间相对较慢，该电阻器特意选得很高以使功率消耗最小化。不过，本发明通过设置双反相器来补偿相对较慢的上升时间，所述双反相器在图2中被标示为36(在图1中被标示为CMOS反相器13)。除了缓慢上升已被消除之外，来自双反相器36的输出信号与波形C 具有相同的感测(sense)。在图4中，CMOS反相器的输出信号被示出为波形D。PWM驱动(波形D)被输入到(a)具有反相输出的超压栅极驱动器37 ；以及(b) 具有非反相输出的供电电压驱动器38。来自超压栅极驱动器37和供电电压驱动器38的输出信号彼此互补；即，当其中一个驱动器导通时，另一个驱动器就关闭。这在图4中示出为波形E和波形F。应意识到，超压驱动器的输出在Vss与零之间摆动，而供电电压驱动器的输出在V+与零之间摆动。来自超压栅极驱动器37和供电电压驱动器38的互补输出信号用于驱动MOSFET 39和MOSFET 40的栅极。MOSFET 39和MOSFET 40以图腾柱设置形式连接在V+与接地电位之间，如图2所示。当波形E处在Vss电位时，上MOSFET 39将电流传导到耦合电感器43的初级中， 反之，当波形F处在V+电位时，下MOSFET 40将电流传导到耦合电感器43的初级中。应意识到，MOSFET 39和MOSFET 40这两者没有同时导通的时刻。
耦合电感器43的初级线圈与330微法的电容器44组合，在轨道1处提供稳态电压输出。该稳态电压输出通过上述反馈环路被驱动至+1.2VDC(作为实例)。通过与电容器 44并联连接的0. 1微法的电容器对DC输出的高频组分进行滤波。输出信号在图4中示出为波形P。如图2所示，通过耦合电感器43的次级线圈连同整流器42c和150微法的电容器 45来提供例如+1. 8VDC的调节后电压。应意识到，通过将耦合电感器43的次级线圈的一端连接至轨道1 (+1. 2VDC输出)，从而在轨道2上实现本发明的改进的交叉调节。通过与电容器45并联连接的0. 1微法的电容器对+1. 8VDC的高频组分进行滤波。在本发明的另一个实施例中，可以用二极管取代图2所示的下M0SFET40，其中，该二极管的阳极接地，而该二极管的阴极连接至上MOSFET 39。在这种配置中，可以省略作为用于供下MOSFET 40的栅极输入所需的供电电压驱动器38和全部路径。该替代实施例在图7中示出，此处用二极管81取代了图2的MOSFET 40。在图3中示出本发明的再一个实施例。图3的电源50与电源30类似，但也有些例外。电源30例如产生相对较低的降压电压+1. 2VDC和+1. 8VDC，而电源50例如产生相对较高的降压电压+5. 2VDC和+6. 5VDC。运算放大器M被与环绕比较器34的组件有所不同的组件所环绕。在电源50中， 将感测到的反馈信号的比例复制品与电压参考信号(Vkef)相比较。运算放大器M提供稳定的输出信号(在图5中示出为波形H)，所述稳定的输出信号上下移动直到反馈信号的比例复制品与参考电压之间不存在差别为止。输入到比较器55中的斜坡波形㈧与输入到比较器35中的斜坡波形㈧类似。 应意识到，在图2中，斜坡波形对比较器35的非反相输入端进行馈电，而在图3中，斜坡波形对比较器55的反相输入端进行馈电，从而确保电压波形I的占空比高于50 %，因此，跨过图3中的27k电阻器而产生的相应的电压波形具有小于50%的占空比，从而将27k电阻器中的功率消耗再次最小化。这种电源30与电源50之间的比较示出了对本发明的如下见解 即，不论电源期望的输出电压大于还是小于供电电压的50%，只要确保比较器的输出电压波形的占空比被最大化且不降到50%以下，就总是可以将与集电极开路式PWM比较器关联的上拉电阻器中的功率消耗最小化。超压栅极驱动器57和供电电压栅极驱动器58分别是非反相驱动器和反相驱动器；而超压驱动器37和供电电压驱动器38分别是反相驱动器和非反相驱动器。超压栅极驱动器57和供电电压栅极驱动器58提供的波形在图5中分别示出为波形K和L。这种在电源30与电源50的设置之间的栅极驱动器的极性上的差异用以适应比较器35和55的输入端的不同连接。应意识到，用于获取电源50中的校正栅极驱动信号的替代方法是使用与驱动器37和38具有相同极性的栅极驱动器，同时仅用单个反相器取代双反相器36和56。接着参照图6，其中示出用于产生Vref的示例性参考电压发生器(被标示为70)。 参考电压可以利用输入电压V+产生，并且可以利用连接至参考器件71的引脚1的电阻器来调节，如图所示。在本发明的另一个实施例中，可以用如图8所连接的MOSFET 81取代图2所示的二极管42c。这种设置降低了轨道2电压的热依赖性。如图所示，MOSFET 81的源极引线被连接至轨道1，而MOSFET 81的漏极引线被连接至耦合电感器43的次级线圈的一端。然后，
11可以用直接欧姆连接取代二极管42c，使得耦合电感器43的次级线圈的另一端直接连接至轨道2。来自供电电压栅极驱动器38的输出信号用于驱动MOSFET 81的栅极。以下列出的是可用于图2和图3中示出的芯片和线圈的示例性部件序号
权利要求
1.一种用于将输入DC电压V+转换成输出DC电压电平的降压调节器，包括 耦合电感器，用于输出DC电压电平；脉宽调制器(PWM)，具有用于感测所输出的DC电压电平中的误差的误差放大器，并且该脉宽调制器提供具有响应于所述误差的占空比的脉冲波形；V+供电电压驱动器，用于输出响应于所述脉冲波形的V+电压电平； 超压驱动器，用于输出响应于所述脉冲波形的超压电平，其中所述超压电平高于所述 V+电压电平；所输出的超压电平与所输出的V+电压电平互补； 双M0SFET，分别具有接收所述超压电平和所述V+电压电平的栅极；以及所述双MOSFET驱动用于输出DC电压电平的所述耦合电感器。
2.根据权利要求1所述的降压调节器，包括超压发生器，用于形成所述超压电平并向所述超压驱动器提供所述超压电平。
3.根据权利要求1所述的降压调节器，包括脉冲成形器，被耦接在所述PWM与所述电压驱动器之间，用于形成上升时间比所述脉冲波形的上升时间更快的尖脉冲，以及提供所述尖脉冲作为控制信号，以激活所述电压驱动器。
4.根据权利要求3所述的降压调节器，其中所述脉冲成形器包括至少一个反相器，用于使所述尖脉冲成形。
5.根据权利要求4所述的降压调节器，其中所述脉冲成形器包括串联连接的两个反相器，用于使所述尖脉冲成形。
6.根据权利要求3所述的降压调节器，其中所述PWM包括集电极开路比较器和电阻性负载，用于响应于所述误差来提供所述脉冲波形。
7.根据权利要求1所述的降压调节器，其中所述双MOSFET被配置为图腾柱设置，并且被耦接在所述V+供电电压电平和接地电位之间，用于驱动所述耦合电感器。
8.根据权利要求1所述的降压调节器，其中所述电压驱动器被配置为在不提供所述V+电压电平时提供所述超压电平；以及在不提供所述超压电平时提供所述V+电压电平。
9.根据权利要求1所述的降压调节器，包括误差放大器，用于通过将所述输出DC电压电平与参考电压进行比较来生成命令信号； 其中所述PWM将斜坡波形与所述误差放大器生成的命令信号进行比较，从而提供具有响应于所述误差的占空比的所述脉冲波形。
10.根据权利要求1所述的降压调节器，其中所述耦合电感器包括初级线圈和次级线圈，以及所述初级线圈被耦接在所述双MOSFET与所述电容器之间，用于提供所述输出DC电压电平。
11.根据权利要求10所述的降压调节器，其中所述次级线圈包括被耦接至所述初级线圈的末端的一端以及被耦接至整流器的所述次级线圈的另一端，用于提供另一输出DC电压电平。
12.根据权利要求1所述的降压调节器，包括脉冲成形器，被耦接在所述PWM与所述电压驱动器之间，用于形成上升时间比所述脉冲波形的上升时间更快的尖脉冲，以及提供所述尖脉冲作为控制信号，用于激活所述电压驱动器， 其中所述脉冲成形器被布置在具有多个反相器的芯片中，以及所述脉冲成形器基于用于激活所述电压驱动器的极性的感测而被配置为包括所述多个反相器的至少一个。
13.一种低压调节电源，包括 轨道，用于提供输出DC电压电平；感测反馈信号，用于从所述轨道向误差检测器提供所述输出DC电压电平； 其中所述误差检测器被配置为响应于所述感测反馈信号来提供控制信号，用于控制高速、高功率的上驱动器和下驱动器；高速、高功率的所述驱动器被配置为响应于所述控制信号来驱动双MOSFET配置，以及高速、高功率的所述驱动器被配置为以彼此互补的方式运行，用于有效驱动所述双 MOSFET配置，从而在所述轨道上生成所述输出DC电压电平。
14.根据权利要求13所述的低压调节电源，包括脉冲成形器，被耦接在所述误差检测器与高速、高功率的上驱动器和下驱动器之间， 其中所述脉冲成形器被配置为通过给所述控制信号提供快速上升时间而使所述控制信号成形；以及所述控制信号被配置为以彼此互补的方式导通一个高速、高功率驱动器，并关掉另一个高速、高功率驱动器。
15.根据权利要求14所述的低压调节电源，其中所述双MOSFET被配置为包括以图腾柱设置方式配置的上MOSFET和下M0SFET，其中第一 MOSFET的栅极由一个高速、高功率驱动器来驱动，而第二 MOSFET的栅极由另一个高速、 高功率驱动器来驱动。
16.根据权利要求15所述的低压调节电源，其中所述第一 MOSFET的栅极由向所述第一 MOSFET的栅极提供输入DC电压V+的一个高速、 高功率驱动器驱动；所述第二 MOSFET的栅极由向所述第二 MOSFET的栅极提供超压VSS的另一个高速、高功率驱动器驱动；以及所述VSS电压电平约为所述V+电压电平的两倍。
17.一种利用输入的输入电压电平V+来输出DC电压电平的降压调节器，包括 PWM，用于感测输出DC电压电平中的电压电平误差；脉冲成形器，被耦接至所述PWM，用于提供快速过渡脉冲波形，所述过渡脉冲波形具有响应于所感测的电压电平误差的占空比；上功率驱动器和下功率驱动器，接收所述快速过渡脉冲波形并提供互补的上驱动电压和下驱动电压，其中所述第一驱动电压是V+电压电平，而所述第二驱动电压是约为所述V+ 电压电平两倍的超压电平VSS ；上FET和下FET，以图腾柱设置方式连接，其中所述第一 FET具有用于接收所述第一驱动电压的一个栅极，而所述第二 FET具有用于接收所述第二驱动电压的另一栅极；以及两个所述FET被耦接至用于输出所述DC电压电平的耦合电感器； 其中按照互补方式，所述第一驱动电压V+驱动所述第一 FET，所述第二驱动电压VSS驱动所述第二 FET，从而提供所述DC电压电平。
18.根据权利要求17所述的降压调节器，其中所述超压电平VSS由耦接至所述V+输入电压电平的整流器生成。
19.根据权利要求17所述的降压调节器，其中所述脉冲成形器包括至少一个反相器，所述至少一个反相器由具有多个反相器的芯片配置。
20.根据权利要求17所述的降压调节器，其中当所述第一功率驱动器包括针对快速过渡脉冲波形的反相输出时，所述第二功率驱动器包括非反相输出；以及当所述第一功率驱动器包括针对快速过渡脉冲波形的非反相输出时，所述第二功率驱动器包括反相输出。
21.根据权利要求17所述的降压调节器，其中在所述图腾柱设置中，用二极管取代所述下FET。
22.根据权利要求17所述的降压调节器，进一步包括初级线圈，被连接在所述上FET和下FET之间，用于提供第一 DC输出电压电平； 次级线圈，与所述初级线圈定相，用于提供第二 DC输出电压电平； 其中所述次级线圈的一端被配置为提供第二 DC输出电压电平，而所述次级线圈的另一端通过MOSFET器件被耦接至所述第一 DC输出电压电平。
23.根据权利要求22所述的降压调节器，其中所述MOSFET器件的栅极由所述下驱动电压驱动。
全文摘要
一种用于将输入DC电压V+转换成输出DC电压电平的降压调节器，包括耦合电感器，用于输出DC电压电平；以及误差放大器，用于感测所输出的DC电压电平中的误差，和脉宽调制器(PWM)，提供具有响应于所述误差的占空比的脉冲波形。另外，还包括V+电压驱动器，用于输出响应于所述脉冲波形的V+电压电平；以及超压驱动器，用于输出响应于所述脉冲波形的超压电平Vss，其中所述超压电平高于所述V+电压电平。所输出的超压电平与所输出的V+电压电平互补。另外，还包括双MOSFET，所述双MOSFET分别具有接收所述超压电平和所述V+电压电平的栅极。所述双MOSFET驱动用于输出DC电压电平的所述耦合电感器。此外，脉冲成形器被耦接在所述PWM与所述电压驱动器之间，用于形成具有比所述脉冲波形的上升时间更快的上升时间的尖脉冲。提供所述尖脉冲作为控制信号，用于激活所述电压驱动器。
文档编号H02M3/158GK102224663SQ200980147008
公开日2011年10月19日 申请日期2009年11月16日 优先权日2008年11月24日
发明者乔纳森·伍德, 蒂莫西·克拉恩·特鲁多 申请人:Itt制造企业公司