专利名称：在dc/dc转换器中使相移延迟的系统和方法
技术领域：
本发明涉及DC/DC转换器，并且更特别地是涉及使DC/DC转换器中的相移发生延迟。
背景技术：
多信道DC/DC转换器在许多应用中被使用，其中从一个输入电压源调节出多路输 出电压。在这些应用中，开关调节器的功率转换会引入高输入RMS(均方根)电流和噪声问 题。一个开关DC/DC调节器和另一个开关DC/DC调节器之间的频率差异被称为“差频”。如 果差频出现在IOOHz和23kHz之间，那么电路中的音频放大器可以检测该差频并干扰系统 性能。为了防止这个差频，通常是将多信道DC/DC转换器中的所有DC/DC转换器同步到规 定的频率并且使转换器中的ON脉冲延迟。使多信道DC/DC转换器同步是相当容易和简单 的过程，但是对相移进行编程的能力给电路设计者提出了许多挑战。
发明内容
本发明，在这里被公开和描述，在其中的一个方面，包括多输出DC/DC电压调节 器，该调节器包括用于响应于输入电压而提供第一输出电压脉冲的主调节器。主调节器产 生同步信号，该同步信号从第一电平爬升到第二电平，并且响应于第一输出电压脉冲而放 电回到第一电平。至少一个从属调节器响应于输入电压和延迟信号而提供第二输出电压脉 冲。至少一个从属调节器包括比较逻辑，该比较逻辑用于比较同步信号和参考值并且当同 步信号大致等于参考值时产生延迟信号用以启动第二输出电压。第二输出电压脉冲是从该 调节器中的第一输出电压脉冲处被延迟。
为了更全面地理解，现与相应的附图相结合通过使用参考来进行下面的描述，其 中附图1是多信道DC/DC转换器的示意结构图；附图加和2b显示了未提供相移的多输出DC/DC转换器和包括相移的多输出DC/ DC转换器之间的差异；附图3显示了 AIIN_IMS(n)的曲线图，即Z与用于单相、两相和三相转换器的占空 比的函数关系；附图4显示了 ΔΙ。υτ(η)的曲线图，即D与用于单相、两相和三相转换器的占空比的函数关系；附图5显示了在多信道DC/DC转换器中的主调节器和从属调节器之间的相移中产 生时间延迟的功能结构图；附图6是显示包括附图5实现的多信道DC/DC转换器的结构图；附图7显示了附图5和6中的DC/DC转换器相关的输出波形；附图8是用于描述在多信道DC/DC转换器中使相位延迟的方式的流程图。
具体实施例方式现参考附图，其中在这里全部被使用的同样的参考标记指明同样的元件，在DC/DC 转换器中用于延迟相移的系统和方法的不同视图和实施例被显示和描述，并且还描述了其 它可能的实施例。附图没有必要被绘制出标尺，并且在一些实施例中仅仅出于显示的目的 附图在某些地方被放大和/或简化。本领域普通技术人员将意识到基于可能实施例的以下 例子的许多可能的应用和变形。现参考附图，更特别地是参考附图1，这里显示了多信道DC/DC转换器100。多信 道DC/DC转换器100包括多个DC/DC调节器102，104和106。DC/DC调节器102，104和106 中的每一个用以在输出电压节点108处产生输出电压Vott，以响应于在节点110处施加到 DC/DC调节器102，104和106中的每一个的输入引脚Vin的输入电压。输入电压Vin被施加 到DC/DC调节器102，104和106中的每一个的引脚Vm。由电感112和电容116组成的滤 波器被连接到每个DC/DC控制器100的LX电压输出引脚。电感112被连接在DC/DC调节 器102，104和106的LX输出引脚和输出电压节点VQUT108。电容116被连接在输出电压节 点108和地之间。DC/DC调节器102，104和106中的每一个还包括启动输入(EN)，被连接 用以接收通过电阻120施加到节点118的启动信号。电阻120的一端被连接到节点118并 且另一端被连接到节点121，该节点121被连接到DC/DC调节器102，104和106中的每一个 EN引脚。主调节器102的SYNCIIN引脚在节点124处被连接到从属调节器104和106中的 每一个的SYNC0UT引脚输出。电容122在从属调节器104和106的SYNC0UT引脚处被连接 在节点IM和地之间。主DC/DC调节器102确定用于每个从属调节器104和106的设定频 率。在大多数应用中从一个输入电压源调节出多路输出电压，开关调节器的功率转换 会引入高输入RMS (均方根)电流和噪声问题。一个开关DC/DC调节器和另一个开关DC/DC 调节器之间的频率差异被称为“差频”。如果差频出现在IOOHz和23kHz之间，那么电路中 的音频放大器可以检测该差频并干扰系统性能。为了防止这个差频，通常是将多信道DC/DC 转换器中的所有DC/DC转换器同步到规定的频率并且使ON脉冲延迟。使多信道DC/DC转 换器同步是相当容易和简单的过程，但是对相移进行编程的能力给电路设计者提出了许多 挑战。现参考附图加和2b，这里显示了未包括相移(附图2a)和包括相移(附图2b)的 多输出DC/DC转换器的操作。在每个附图加和2b中，这里分别显示了由相位1，相位2和 相位3标识的三个DC/DC转换器202。由转换器202组成的附图加的多相转换器在输出电 流脉冲204中未实现相移，该输出电流脉冲204是响应于所施加的5伏的输入电压而产生 的。由于来自每个转换器202的输出电流脉冲204中没有相移，所以产生了幅值是任意一个单独脉冲204幅值三倍的复合脉冲206。包括如附图2b显示的相移的多信道DC/DC转换器产生响应于5伏的输入电压的 相互间具有相移的输出电流脉冲208。由脉冲产生的复合信号210具有与单个脉冲相同的 幅值。附图2b中的输出电流脉冲被移动了 120度/相。包括相移的多输出DC/DC转换器 同时减小了输入和输出波纹电流(如果在输出电流共享模式中被配置)。当然，减小波纹电 流允许较少的电容，较少的功率耗散，并且提高整体效率。每个设计运用三相方法来提供18 安培输出电流。可提供附加的相以提供更高的电流容量。每个转换器202在每个应用中是 相同的，并且被优化为6安培。非相移设计提供了 3X6安培的峰值输出电流，但是实现相 移的设计提供了仅仅6安培的峰值输出电流。值得注意的是通过使用相移减小对输入和输出电容的需求。根据下式确定均方根 (RMS)输入电流
权利要求
1.一种多输出DC/DC电压调节器，包括主调节器，用于响应于输入电压而提供第一输出电压脉冲，主调节器产生同步信号， 该同步信号从第一电平爬升到第二电平并且响应于第一输出电压脉冲而放电回到第一电 平；至少一个从属调节器，用于响应于输入电压和延迟信号而提供第二输出电压脉冲，所 述至少一个从属调节器包括比较逻辑，该比较逻辑用于比较同步信号和参考值并且当同步 信号大致等于参考值时产生延迟信号以启动第二输出电压脉冲；其中第二输出电压脉冲是从第一输出电压脉冲处被延迟的。
2.根据权利要求1所述的多输出DC/DC电压调节器，进一步包括电容，用于对第一输出 电压脉冲和第二输出电压脉冲之间的延迟的量进行编程。
3.根据权利要求1所述的多输出DC/DC电压调节器，其中主调节器进一步包括电流源， 用于在主调节器的输出引脚处产生同步信号。
4.根据权利要求1所述的多输出DC/DC电压调节器，其中比较逻辑进一步包括比较器， 用于比较同步信号和参考值，当同步信号大致等于参考值时所述比较器产生在第一逻辑电 平处的延迟信号以启动第二输出电压脉冲。
5.根据权利要求1所述的多输出DC/DC电压调节器，进一步包括多个滤波器，所述多个 滤波器被连接以接收来自主调节器和至少一个从属调节器中的每一个的第一和第二输出 电压脉冲，滤波器进一步包括电感；和连接到电感的电容。
6.根据权利要求1所述的多输出DC/DC电压调节器，其中至少一个从属调节器进一步 产生第二同步信号，该第二同步信号从第一电平爬升到第二电平并且响应于第二输出电压 脉冲而放电回到第一电平，第二同步信号被施加到所述至少一个从属调节器中的另一个。
7.根据权利要求6所述的多输出DC/DC电压调节器，其中至少一个调节器进一步包括 第二电流源，用以在至少一个从属调节器的输出引脚处产生第二同步信号。
8.一种与多输出DC/DC电压调节器共同使用的电压调节器，包括电压调节电路，用于响应于输入电压和延迟信号而产生输出电压脉冲；同步电路，用于产生输出同步信号，该输出同步信号从第一电平爬升到第二电平并且 响应于输出电压脉冲而放电回到第一电平；以及比较逻辑，用于比较接收的同步信号和参考值并且当接收的同步信号大致等于参考值 时产生延迟信号以启动输出电压脉冲。
9.根据权利要求8所述的电压调节器，进一步包括电容，所述电容是从外部被连接到 调节器，用于对接收输出同步信号的调节器的输出电压脉冲和第二输出电压脉冲之间的延 迟的量进行编程。
10.根据权利要求8所述的电压调节器，其中同步电路进一步包括电流源，用于在调节 器的输出引脚处产生输出同步信号。
11.根据权利要求8所述的电压调节器，其中比较逻辑进一步包括比较器，用于比较接 收的同步信号和参考值，当接收的同步信号大致等于参考值时比较器产生在第一逻辑电平 处的延迟信号以启动输出电压脉冲。
12.根据权利要求8所述的电压调节器，进一步包括滤波器，连接所述滤波器以接收来 自调节器的输出电压脉冲，滤波器进一步包括电感；和连接到电感的电容。
13.一种在多输出DC/DC电压调节器中用于延迟相位的方法，包括以下步骤 响应于输入电压在主调节器处产生第一输出电压脉冲；在主调节器处产生同步信号，该同步信号从第一电平爬升到第二电平并且响应于第一 输出电压脉冲而放电回到第一电平；在从属调节器处比较同步信号和参考值；在从属调节器处当同步信号大致等于参考值时产生延迟信号以启动第二输出电压脉 冲；以及在从属调节器处响应于输入电压和延迟信号而产生从第一输出电压脉冲处延迟的第 二输出电压脉冲。
14.根据权利要求13所述的方法，进一步包括如下步骤使用电容对第一输出电压脉 冲和第二输出电压脉冲之间的延迟的量进行编程。
15.根据权利要求13所述的方法，其中产生同步信号的步骤进一步包括如下步骤在 主调节器的输出引脚处提供源电流。
16.根据权利要求13所述的方法，其中产生延迟信号的步骤进一步包括以下步骤 当同步信号大致等于参考值时产生在第一逻辑电平处的延迟信号以启动第二输出电压脉冲；以及当同步信号低于参考值时产生在第二逻辑电平处的延迟信号。
17.根据权利要求13所述的方法，进一步包括如下步骤对来自主调节器和至少一个 从属调节器中的每一个的第一和第二输出电压脉冲进行滤波。
18.根据权利要求13所述的方法，进一步包括以下步骤在从属调节器处产生第二同步信号，该第二同步信号从第一电平爬升到第二电平并且 响应于第二输出电压脉冲而放电回到第一电平；以及 向第二从属调节器施加第二同步。
19.根据权利要求13所述的方法，其中产生第二同步信号的步骤进一步包括如下步 骤在从属调节器的输出引脚处提供第二源电流。
20.根据权利要求13所述的方法，其中产生同步信号的步骤进一步包括以下步骤 使同步信号从第一电平爬升到第二电平；以及响应于同步信号达到第二电平而将同步信号放电回到第一电平。
全文摘要
多输出DC/DC电压调节器包括用于响应于输入电压以提供第一输出电压脉冲的主调节器。主调节器产生同步信号，该同步信号从第一电平爬升到第二电平，并且响应于第一输出电压脉冲放电下降到第一电平。至少一个从属调节器用于响应于输入电压和延迟信号以提供第二输出电压脉冲。至少一个从属调节器包括比较逻辑，该比较逻辑用于比较同步信号和参考值并且当同步信号大致等于参考值时产生延迟信号用以启动第二输出电压脉冲。第二输出电压脉冲是从调节器中的第一输出电压脉冲处被延迟。
文档编号H02M3/145GK102075087SQ20101057269
公开日2011年5月25日 申请日期2010年10月8日 优先权日2009年10月7日
发明者T·A·布伊, 肖珺, 陈思成 申请人:英特赛尔美国股份有限公司