在谐振转换器中防止硬开关的方法和电路的制作方法

专利名称：在谐振转换器中防止硬开关的方法和电路的制作方法
技术领域：
根据本发明实施例的方案涉及电子领域。具体地，该方案涉及开关直流-直流 (DC-DC)转换器。
背景技术：
在电子学中，DC-DC转换器是适于将一个DC电压值转换到另一个DC电压值的电子电路。DC-DC转换器的一个重要的应用领域与通过电力网供电的电子系统有关。具体地，这种电子系统一般包括能够通过整流由电力网提供的(交变)电压来产生DC电压的前置电路；然而，一般的电子系统典型地由多个子电路形成，每个子电路需要不同的供电电压值。一个或多个DC-DC转换器的存在允许从由前置电路产生的供电电压值出发本地地产生所述不同的供电电压值。在市场上现在可获得的各种DC-DC转换器中，其中众所周知的一类是由所谓的开关DC-DC转换器代表的。开关DC-DC转换器包括一个或者多个开关元件(诸如功率MOS晶体管)，这些开关元件被恰当地开关以从DC输入供电电压出发产生方波。开关元件的开关频率显著地高于由电力网提供的交变电压的频率。因此，包括在开关转换器内的变压器相对于被设计为直接由电力网供应的变压器可以具有更小的尺寸。 此外，开关转换器特征在于高效率和低热产生。然而，尽管操作在更高的频率下允许诸如变压器和滤波器之类的包括在开关转换器内的无源元件在尺寸上的显著的减小，但高的开关频率要承担所谓的驱动损耗和所谓的开关损耗的增加。驱动损耗由对开关元件进行开关所需要的电源引起，而存在两种不同的类型的开关损耗。第一种类型的开关损耗由对开关元件进行开关期间通过开关元件的电流和跨越其端子的电压的同时存在(硬开关条件)给定。典型地称为容性损耗的第二种类型的开关损耗由与每个开关元件相关联的寄生电容引起，所述寄生电容当开关元件被激活的时候在开关元件自身的电阻上放电。容性损耗和开关损耗两者都与开关元件的操作频率成比例。容性损耗与方波开关电压成比例。为了减小开关损耗和允许高频率操作，谐振转换技术被广泛地发展。这些技术提供了以正弦方式处理电源，并且以限制硬开关的出现的方式控制开关元件。从经过整流的电力网电压操作的谐振转换器典型地使用半桥拓扑和全桥拓扑实现。参照根据所谓半桥拓扑实施的谐振DC-DC转换器(简称为半桥谐振转换器)，开关元件包括在提供要被转换的供电电压的供电电路和提供诸如地之类的参考电压的端子之间串联的高侧晶体管和低侧晶体管。通过恰当地开关所述两个晶体管，产生具有与供电电压对应的高值(假定当高侧晶体管被激活时)和与地对应的低值(假定当低侧晶体管被激活时)的方波是可能的。一旦每个晶体管都关断即典型地插入其中两个晶体管都关断的小的死区时间(dead-time)。可以通过使用根据半桥拓扑排列但是彼此反相驱动的两对开关元件产生相同的方波电压。具体地，第一对的高侧晶体管和第二对的低侧晶体管同时被激活；类似地，第一对的低侧晶体管和第二对的高侧晶体管同时被激活。该拓扑一般称为全桥拓扑。基于全桥拓扑的谐振转换器简称为全桥谐振转换器。在谐振转换器中，利用半桥或者全桥拓扑产生的方波通过包括至少一个电容器和一个电感器的谐振网络而施加于变压器的初级绕组；所述变压器的次级绕组供给整流电路和滤波电路以提供输出DC电压。输出DC电压的值取决于方波的频率，即它与谐振网络的谐振频率变近还是变远。方波的占空比保持在约50%。在谐振转换器中的谐振网络的各种已知配置中，所谓的LLC配置特别适合其中要被转换的DC电压的值特别高(诸如通过电力网电压的整流产生的DC电压)、即在利于高容性损耗出现的条件下的那些应用。LLC谐振转换器的谐振网络由在开关元件和变压器初级绕组的输入端之间连接的串联LC电路和跨越初级绕组的两个输入端连接的分流电感器形成。利用LLC谐振转换器，利用开关频率的相对小的变化来在宽的负载和输入DC电压值变化上调节输出DC电压变化是可能的。此外，LLC拓扑允许达到零电压开关(ZWS)条件一其中形成开关元件的晶体管容易地利用接近零的漏极至源极电压来开关。具体地， 通过恰当地设计谐振网络使得其阻抗的电抗分量对于足够大的开关频率范围是感性的，流进谐振网络的电流滞后于由开关元件产生的电压方波。在简单称作半桥拓扑的该条件下， 当高侧晶体管关断时电流仍然是正的(进入谐振网络)。这迫使由高侧和低侧晶体管共享的中间节点降落至地，以使得电流流经低侧晶体管的体二极管。当低侧晶体管在死区时间后导通时，它的漏极至源极电压基本为零。类似地，当低侧晶体管关断时，电流仍然是负的 (从谐振网络出来)。这迫使由晶体管共享的中间节点上升至输入电压，以使得电流流经高侧晶体管的体二极管。当高侧晶体管在死区时间后导通时，它的漏极至源极电压基本为零。 因而高侧和低侧晶体管两者都在ZVS条件下导通。应理解，利用将谐振网络耦合到输出整流器的变压器的合适设计，LLC的感性元件可以“集成”到变压器自身内，以使得串联和分流电感器的实施不需要附加的物理器件。在这种情形下，变压器称为“谐振变压器”。谐振转换器(具体地具有半桥拓扑的那些谐振转换器)受在启动阶段期间发生的非常严重的缺点的影响。具体地，在稳态中，跨越包括在谐振网络中的电容器的端子的电压包括与由供电电路提供的供电电压的约一半对应的DC成分，和遵循方波在时间中的进程 (course)的AC成分。由于电容器阻挡了这种电压的DC成分，所以跨越变压器初级绕组的电压只呈现出AC成分；由此，在稳态中，联系变压器初级绕组和次级绕组的磁通量的值在仅由这种AC成分定义的对称的范围内振荡。相反地，在转换器的启动时，电容器被放电；因而当高侧晶体管第一次导通时，由初级绕组所见的电压基本等于输入供电电压。在方波的接下来的半周期，当低侧晶体管导通时，由初级绕组所见的电压是仍然较低的跨越谐振电容器建立的电压。结果，当高侧晶体管第一次导通时，流进谐振网络的电流增大更快于当低侧晶体管在接下来的半周期中导通时它的减小。当低侧晶体管再次关断时，电流仍然流经低侧晶体管自身的体二极管；当高侧晶体管在接下来的周期中导通时，在低侧晶体管仍然导电时跨越低侧晶体管的体二极管建立反向电压。在这种条件下，高侧晶体管在硬开关条件下导通，其中大电流经过该处流过直到低侧晶体管的体二极管恢复。结果，高侧和低侧晶体管结果同时导电(直通条件)，因而将提供要被转换的供电电压的端子与提供地电压的端子短路，直到体二极管的恢复结束。在该条件下，除了消耗大量瞬时功率的电流高的峰值之外，跨越晶体管端子的电压可以在使晶体管结构中固有的寄生SCR可以被触发的速率下快速地变化，因而引起能够在几微秒内导致晶体管损坏的永久直通条件。在具有全桥拓扑的转换器中，由于跨越包括在谐振网络中的电容器不存在DC电压，所以上述提到的启动问题远不那么严重但未被排除。

发明内容
鉴于上述，利用对具有半桥拓扑的谐振转换器的特殊强调，申请者已经处理了怎样在谐振转换器的启动操作期间中避免(或至少减少)任何硬开关的发生。具体地，本发明的一方面提供了一种用于将输入DC电压转换为输出DC电压的谐振DC-DC转换器。该转换器包括开关电路，其用于接收输入DC电压和产生在与输入DC电压对应的高值和与固定电压对应的低值之间振荡的周期性方波电压。方波电压以主占空比在主频率振荡。该转换器进一步包括开关驱动电路，其用于驱动开关电路。开关驱动电路包括定时电路，其用于设置方波电压的主频率和主占空比。定时电路被配置为当转换器在稳态中操作时将主占空比的值设置为约50%。转换器包括基于谐振电路的转换电路，其用于基于主频率和主占空比从方波电压产生输出DC电压。该转换器进一步包括禁用电路，其用于在转换器通电之后暂时地停止定时电路，使得在方波电压的至少一个周期期间暂时地改变方波电压的主占空比。本发明的更进一步的方面提供了用于操作谐振DC-DC转换器的方法。


根据本发明的一个或多个实施例的发明以及其进一步的特征和优点将通过参照下面的详细描述而被最好地理解，所述详细描述纯粹通过非限制性指示来给出并且应当结合附图来阅读。具体地图1图示其中本发明的概念可以被应用的谐振DC-DC转换器；图2图示在图1中图示的转换器的一些信号如何在时间中演变的例子；图3图示根据现有技术中已知的示例方案的包括在图1的转换器中的开关控制电路的主要元件；图4图示图1中的转换器和图3中的开关控制电路的一些信号如何在时间中演变的例子；图5图示根据本发明的实施例的包括在图1的转换器中的开关控制电路的主要元件；图6图示当开关控制电路是在图5中图示的那个时在图1中图示的转换器的一些信号在其启动期间的行为；以及图7图示根据本发明的实施例的包括在图5的开关控制电路中的振荡器停止单元的示例性电路实施方案。
具体实施例方式接下来，将详细地呈现和描述根据本发明的示例性和非限制性实施例的方案。然而，本领域技术人员将认识到，对所描述的实施例的若干修改是可能的，并且本发明能够以不同的方式体现。具体地参考图1，在其中利用参考标号100图示其中本发明的概念可以被应用的示例性开关DC-DC转换器。图1中图示的转换器100是半桥型的LLC谐振转换器；然而，应当理解，类似的考虑适用于其他可能的谐振配置(诸如LC和LCC)以及适用于全桥型的谐振转换器。转换器100包括五个主要级联部分，具体地为方波产生器105、LLC谐振网络110、 变压器115、整流器120和滤波器125。转换器100接收要被转换的输入DC电压Vin，并且提供对应的经转换的输出DC电压Vout。例如，输入DC电压可以由供电电路(未示出)从由电力网提供的AC电压产生。 经转换的输出电压Vout向由电阻器1 示意地表示的通用负载提供。方波产生器包括在接收输入DC电压Vin的输入端子130和耦合于提供参考电压 (称为地)的参考节点131之间串联的两个开关元件。具体地，开关元件包括高侧晶体管 132 (例如，N-沟道功率MOS晶体管)和低侧晶体管134 (例如另一个N-沟道功率MOS晶体管)。高侧晶体管132包括耦合于接收输入DC电压Vin的输入端子130的漏极端子、耦合于接收控制信号Vch的开关控制电路136的栅极端子、和连接到低侧晶体管134(电路节点 138)的漏极端子的源极端子。低侧晶体管134包括耦合于接收控制信号Vcl的开关控制电路136的栅极端子和连接到参考节点131的源极端子。高侧晶体管132和低侧晶体管134 两者都在图1中被描画为具有它们的固有的体二极管。具体地，高侧晶体管132包括利用参考标号140标识的体二极管，所述体二极管耦合在其源极端子(阳极)和漏极端子(阴极)之间；类似地，低侧晶体管134包括耦合在源极端子(阳极)和漏极端子(阴极)之间的体二极管142。谐振网络110包括也作为DC阻挡电容的谐振电容器144，其具有连接到电路节点 138的第一端子和连接到(串联)电感器146的第一端子的第二端子。电感器146具有连接到另一(分流)电感器148的第一端子(电路节点150)的第二端子；电感器148具有连接到参考节点131的第二端子。类似的考虑适用在电感器146和148中的一个或两个被变压器115固有的寄生电感替换的情形。变压器115包括具有连接到电路节点150的第一端子和连接到参考节点131的第二端子的初级绕组152。变压器115进一步包括中心抽头式次级绕组154，其具有连接到整流器120的第一端子和第二端子以及连接到提供地电压的端子的中心抽头。整流器120包括具有连接到次级绕组154的第一端子的第一端子(阳极)和连接到滤波器125(电路节点158)的第二端子(阴极)的二极管156。整流器120包括具有连接到次级绕组154的第二端子的第一端子(阳极)和连接到电路节点158的第二端子(阴极)的另一二极管160。值得注意的是，本发明的概念也能够应用到不同的次级绕组IM和/或整流器块 120配置中。图1中的滤波器125通过具有连接到电路节点158的第一端子和连接到提供地电压的端子的第二端子的电容器162来实施。电路节点158连接到在图中利用参考标号164来标识的、转换器100的输出端子以向负载128提供经转换的输出电压Vout。不进入本领域技术人员熟知的细节，下面将描述转换器100的操作原理。开关控制电路136驱动高侧晶体管132和低侧晶体管134，使得以对称的方式激活 /去激活它们。为达到这个目的，由开关控制电路136产生的控制信号Vch和Vcl是反相的周期性方波。更具体地，如在图2中图示的例子中示出的那样，控制信号Vch和Vcl是以具有约50%的占空比(即，控制信号在高值的持续时间和控制信号在低值的持续时间之间的比率)的相同开关频率sf在高值和低值之间振荡的周期性方波。控制信号Vch和Vcl反相，意即当其中之一在高值时，另一个在低值。当控制信号Vch在高值并且控制信号Vcl在低值时，高侧晶体管132被激活，而低侧晶体管134关断。在这种情况下，电路节点138被带到输入DC电压Vin。当相反控制信号Vcl在高值并且控制信号Vch在低值时，低侧晶体管134被激活，而高侧晶体管132关断。在这种情形下，电路节点138被带到地电压。结果， 称为方波输入电压并且在图中利用参考标号Vsq标识的电路节点138的电压是在与输入DC 电压Vin对应的高值和与地电压对应的低值之间与控制信号Vch同相振荡的方波。通过将控制信号Vch和Vcl两者的占空比设置到约50%，方波输入电压的平均值Vsq约等于输入 DC电压Vin的一半。如在本描述的接下来的描述中更清楚的那样，为允许转换器100在ZVS条件下正确地操作，控制信号Vch和Vcl两者在其每个下降沿之后在预定时间间隔中被设置到低值。 在称为死区时间并且在图2中利用参考标号Td标识的这样的预定时间间隔期间，高侧晶体管132和低侧晶体管134两者都关断。方波输入电压Vsq施加到电容器144的连接到电路节点138的端子。在稳态中， 跨越电容器144的端子建立的电压差由等于方波输入电压Vsq的平均值的DC成分加上在开关频率sf下振荡的AC成分而形成。不进入本领域技术人员熟知的细节，谐振网络110 和变压器115的初级绕组152作为这种AC成分的分压器；结果，在电路节点150处的(AC) 电压的幅度(称为变压器输入电压Vt)依赖于谐振网络110的电抗，所述电抗继而依赖于方波输入电压Vsq的开关频率sf。施加在初级绕组152上的变压器输入电压Vt跨越次级绕组154的端子产生对应的经变压的(AC)电压，其幅度依赖于变压器匝数比(即，初级绕组的匝数与次级绕阻的匝数之间的比率)。所述AC电压由整流器120整流并且由滤波器 125滤波以获得期望水平的经转换的输出DC电压Vout。通过改变方波输入电压Vsq的开关频率sf，可以调节输出DC电压Vout的值。实际上，变压器输入电压Vt的幅度依赖于开关频率Sf ；更重要地，方波输入电压Vsq的开关频率sf越低，则在方波输入电压Vsq的每个周期期间从初级绕组152到次级绕组IM所传送的能量的量越高。为了这个目的，为了也在存在负载128变化和/或输入DC电压Vin波动时维持输出DC电压Vout在期望水平，输出DC电压Vout被反馈到开关控制电路136。开关控制电路 136被设计为基于由负载128变化和/或输入DC电压Vin波动而造成的输出DC电压Vout 改变，而使方波输入电压Vsq的开关频率sf变化，并且具体地通过当输入DC电压Vin增大并且负载128电阻下降时增大开关频率sf (并且反之亦然)来进行改变。
如在本描述中之前引用的那样，电容器144的电容和电感器146、148的电感使得谐振网络110的电抗对于转换器100被设计操作的开关频率Sf为感性。以这种方式，在图1 和2中利用参考标号Ir标识的流进谐振网络的电流被确保为滞后于方波输入电压Vsq (并且从而滞后于控制信号Vch)。这种条件与控制信号Vch和Vcl的每个下降沿后死区时间 Td的存在一起，允许高侧晶体管132和低侧晶体管134在ZVS条件下开关。更详细地，当高侧晶体管132导通时，方波输入电压Vsq处在输入DC电压Vin。在这种条件下，在图1中通过单个集总电容器Cp标识但由高侧晶体管132和低侧晶体管134 的固有电容形成的与电路节点138相关联的寄生电容被充电至输入DC电压Vin。由于前述原因，当高侧晶体管132在控制信号Vch的下降沿关断时，如图1中通过利用参考标号170 标识的箭头所图示，电流Ir的方向是向谐振网络110内。该电流Ir初始由电容器Cp供给， 并且具体地由储存在其连接到电路节点138的“极板”上的电荷供给。如果死区时间Td足够长，则电路节点138的电压下降直到被体二极管142箝位至(近似)地电压；因此，电流 Ir开始流经体二极管142自身。以这种方式，在控制信号Vcl的上升沿，低侧晶体管134利用接近零的漏极到源极电压(ZVS条件)导通。类似地，当低侧晶体管134在控制信号Vcl的下降沿关断时，如图1中通过利用参考标号180标识的箭头所图示，电流Ir的方向是向输入谐振网络110外。从而，电流Ir初始向连接到电路节点138的电容器Cp的“极板”充电。从而，如果死区时间Td足够长，则电路节点138的电压上升直到其被体二极管140箝位至(近似)输入DC电压Vin ；因此， 电流Ir开始流经体二极管140。以这种方式，在控制信号Vch的上升沿，高侧晶体管132利用接近零的漏极至源极电压(ZVS条件)导通。参考图3，根据现有技术中已知的示例方案，开关控制电路136的主要元件被示意地图示。当电容器302通过恒流Irm方式充电/放电时，控制信号Vch和Vcl由开关控制电路136利用跨越电容器302的端子建立的电压Vosc产生。具体地，电容器302通过交替地改变充电电流Irm的方向而交替地充电/放电，使得跨越电容器302建立的电压Vosc 是周期性三角波；这种三角波被用作产生控制信号Vch、Vcl的基础。例如，如在图4中示出的那样，在电压Vosc的上升坡期间，控制信号Vch被设置为低值，而控制信号Vcl被设置为高值；相反地，在电压Vosc的下降坡期间，控制信号Vch被设置为高值，而控制信号Vcl 被设置为低值。类似的考虑适用于相反的情形，其中在电压Vosc的上升坡期间，控制信号 Vch被设置为高值，并且控制信号Vcl被设置为低值，以及在电压Vosc的下降坡期间，控制信号Vch被设置为低值，并且控制信号Vcl被设置为高值。应理解，通过改变充电电流Irm 的值，改变电容器302被充电/放电的速度并且从而改变周期性控制信号Vcl和Vch的周期可能的。更具体地，充电电流Irm越高，则电压Vosc的上升/下降沿的斜率越高。此外， 电压Vosc的上升/下降沿的斜率越高，则控制信号Vcl和Vch的周期越短。换句话说，控制信号Vch和Vcl的开关频率sf直接与充电电流Irm的值成比例。参考回图3，开关控制电路136包括定时电路，其包括具有产生向电容器302提供的充电电流Irm、并且输出其值确定控制信号Vch和Vcl的值的对应振荡器状态信号OS的目的的受控振荡器310。在转换器100的正常操作(稳态)期间，这种充电电流Irm的值是恒定的，而其方向由受控振荡器310动态地决定。具体地，当充电电流Irm为正时，在它是电 9容302的源的意义上说，电压Vosc以由充电电流Irm值确定的斜率而线性增长。一旦电压 Vosc达到在图4中利用参考标号Th标识的预定高阈值，振荡器状态信号OS就被设置到高值(例如，与逻辑值“1”对应)。在这一点上，受控振荡器310使充电电流Irm的方向反转， 从而使得充电电流Irm从电容器302汇入，从而电压Vosc以由充电电流Irm值确定的斜率线性下降。一旦电压Vosc到达在图4中利用参考标号Tl标识的预定低阈值，振荡状态信号OS就被设置到低置(例如，与逻辑值“O”对应)，并且充电电流Irm的方向再次被反转， 从而使得成为电容器302的源，以确定电压Vosc的增长(S卩，进一步的上升坡被启动)。受控振荡器310耦合于高侧驱动器315和低侧驱动器320，其基于由振荡器状态信号OS承载的值产生控制信号Vch和Vcl。具体地，当振荡器状态信号OS在逻辑值1时，控制信号Vch 被设置为高值，而控制信号Vcl被设置为低值。在这种条件下，高侧晶体管132被激活，而低侧晶体管134关断。相反，当振荡器132状态信号OS在逻辑值O时，控制信号Vch被设置为低值，而控制信号Vcl被设置为高值。在这种条件下，高侧晶体管132关断，而低侧晶体管134被激活。为了在控制信号Vcl、Vch的每个下降沿之后产生死区时间Td，向开关控制电路136提供死区时间产生电路325，在将由受控振荡器310产生的振荡器状态信号OS 向高侧驱动315和低侧驱动320提供之前，所述死区时间产生电路325恰当地延迟所述振荡器状态信号OS。开关控制电路136进一步包括适于控制转换器100操作以在转换器100的启动期间逐渐增大从变压器115的初级绕组152传送到次级绕组154的能量的软启动控制电路 330。具体地，由于在方波输入电压Vsq的每个周期期间从初级绕组152传送到次级绕组 154的能量的量当开关频率sf减小时增大，所以软启动控制电路330在转换器电源通电时将开关频率设置为高值并且在随后的周期期间逐步减小所述值。为了这个目的，软启动电路330驱动受控振荡器310，使得在转换器100的启动时增大充电电流Irm的值(从而增大开关频率sf)，然后逐渐减小所述值(从而减小开关频率 sf)。即使没有在图3中明确地图示出，受控振荡器310进一步被配置为从转换器100 的输出端子164(见图1)感测输出DC电压Vout，以便一旦转换器达到它的稳态操作即相应地调节充电电流Irm的幅度。如前所述，当转换器100处在稳态时，跨越电容器144的电压包括与输入DC电压 Vin的约一半对应的DC成分和遵循方波输入电压Vsq在时间中的进程的AC成分。由于电容器144阻挡这种电压的DC成分，所以变压器115的初级绕组152仅“看见” AC成分；结果，在稳态中，联系初级绕组152与次级绕组IM的磁通量的值在仅由这种AC成分定义的对称的范围内振荡。相反，在转换器100启动时，电容144被放电；从而，当高侧晶体管132第一次(方波输入电压Vsq的第一个半周期)被激活时，电路节点138达到近似等于输入DC电压Vin 的电压。电容器144被完全放电，则电路节点138的电压向连接到电容器144的、电感器146 的端子提供。由于在转换器100启动时，电路节点150的电压基本等于地电压(因为输出 DC电压Vout也等于地电压)，所以总输入电压Vin跨越电感器146端子建立。在这种条件下，电流Ir以相对高速率增大。当高侧晶体管132关断并且低侧晶体管134在死区时间Td之后(方波输入电压Vsq的第二个半周期)导通时，电路节点138被带到地电压。在这时，电容器144储存了在方波输入信号电压Vsq的之前的半周期收集的小量电荷。所述小量电荷跨越电容器144(其中连接到电路节点138的端子比另一端子具有在更高的电势)的端子建立相对小的电压差。节点150的电压为零，该小电压差直接被应用在跨越电感器146的端子。由于节点138 在地电压，所以电感器146将前述电压差视为负。因此，电流Ir减小，但是以相对低的速率减小，并且具体地以比方波输入信号电压Vsq的之前的半周期期间电流Ir增大的速率更低的速率减小。如由控制电路136所设置的，低侧晶体管134在与之前半周期中的高侧晶体管132 相同的时间中保持在导通状态。因此，当低侧晶体管134在控制信号Vcl的下降沿关断时， 电流Ir仍然是正的并且流经体二极管142。以这种方式，一旦高侧晶体管132再次导通，即在体二极管142仍然导电时跨越体二极管142应用负电压。因此，体二极管142需要被恢复。在这种条件下，高侧晶体管140在硬开关条件下导通，其中大电流流经它直到低侧晶体管134的体二极管142恢复。结果，高侧和低侧晶体管结果同时导电(直通条件)，因此使提供要被转换的供电电压的端子130与提供地电压的端子131短路，直到二级管142的恢复结束。在这种条件下，除了消耗大量瞬时功率的电流高的峰值的产生之外，跨越晶体管端子的电压可以在使晶体管结构中固有的寄生SCR可以被触发的速率下快速地变化，因而引起能够在几微秒内导致晶体管132和134两者损坏的永久直通条件。。在方波输入电压Vsq下面的周期中，电容器144逐渐被充电，使得在低侧和高侧晶体管导电期间施加到电感器146上的电压的不平衡趋向于消失，直到与约为输入DC电压 Vin的一半的电压差对应的电荷储存在电容器144自身中。当这种条件达到时，电流Ir在正值和负值之间对称振荡。为避免(或者至少减少)在转换器100的启动期硬开关的任何发生，根据本发明实施例的方案提供了通过基于在谐振网络110中流动的电流Ir的方向而暂时停止受控振荡器310，来改变高侧晶体管132和低侧晶体管134的占空比。具体地，根据本发明的实施例，受控振荡器310基于电流Ir暂时停止，使得包括在开关控制电路136中的电容302的充电/放电以电流Ir的方向为条件。根据本发明实施例的方案提供了在半桥的每个开关之后(即，每当Vch或Vcl变低时)受控振荡器310被停止直到电流Ir改变方向。精确地，在激活低侧晶体管134之前，它等待电流Ir变正(即，其方向是向输入谐振网络110内)；类似地，在激活高侧晶体管132之前，它等待电流Ir变负(即，其方向是向输入谐振网络110外)。为了这个目的，根据本发明的实施例，前面参考图3所述的开关控制单元136以下面的方式被修改。具体地，参考图5，示意地图示根据本发明的实施例的开关控制电路136的主要元件。与在图3中示出的那些元件对应的元件以相同的参考标号表示并且它们的解释为简洁起见而被省略。根据本发明的实施例，开关控制电路136进一步包括振荡停止单元505，其适于根据电流Ir在转换器100的启动期间暂时停止受控振荡器310的操作。振荡器停止单元505 通过停止信号HA驱动受控振荡器310，所述停止信号HA的值确定受控振荡器310何时必须停止。当停止信号HA被振荡停止单元505解除断言(例如解除断言为低电压值)时，使受控振荡器310正常地操作，其中电容器302被充电电流Irm充电/放电，并且电压Vosc相应地变化。另一方面，当停止信号被振荡停止单元505断言(例如断言为高电压值)时，受控振荡器310的操作被停止，使得电压Vosc的值被维持为恒定。例如，当停止信号HA被断言时，由受控振荡器310产生的充电电流Irm被归零，从而中断电容器302的任何充电/放电。由于电压Vosc在时间中的振荡确定由振荡器状态信号OS在时间上所承载的值，所以在特定时间中维持电压Vosc在恒定值允许改变控制信号Vch和Vcl的占空比。具体地，如在本描述中以下所述的，在转换器100的启动的至少一部分期间，振荡器停止单元505驱动受控振荡器310，使得控制信号Vch和Vcl的占空比被修改从而避免高侧晶体管132和低侧晶体管134执行硬切换。振荡器停止单元505与受控振荡器310耦合以接收振荡器状态信号0S，并且与感测电路(在图5中利用参考标号510标识)耦合以接收电流方向信号CD，所述电流方向信号CD的值指示在谐振网络110中流动的电流Ir所承载的方向。例如，当电流Ir为正(意味着其方向是向输入谐振网络110内)时，方向信号CD被感测电路510断言(例如被断言为高电压值)；相反，当电流Ir为负(意味着其方向是向输入谐振网络110外)时，方向信号CD被感测电路510解除断言(例如被解除断言为低电压值)。根据本发明的实施例，感测电路510可以通过比较器520来实施，所述比较器520 具有接收其值与电流Ir成比例的感测电压Vr的正输入端子、耦合到提供参考电压(诸如地电压)的端子的负输入端子、以及提供方向信号CD的输出端子。可以通过使能信号EN选择性地使能/禁用振荡器停止单元505。具体地，在转换器100的通电之后，使能信号EN被断言(例如被断言为高电压值)以允许停止单元505在转换器100的启动期间操作，并且在预定时间段之后，使能信号EN被解除断言(例如被解除断言为低电压值)以禁用停止单元505的操作并且允许受控振荡器310在启动之后正常地操作。由于在转换器100通电时电流Ir基本等于零，所以比较器520将不能区别其方向。因此，根据本发明的实施例，只有一旦电流Ir达到无疑不同于0的值时振荡器停止单元505被使能(即，使能信号EN被断言)，从而允许在电流Ir的方向不确定的时间段中受控振荡器310不依赖于电流Ir而操作。为了这个目的，根据本发明的实施例，使能信号EN 在发生在控制信号Vch的第一个下降沿之后的第一个死区时间Td期间被断言，而不是在转换器100通电后立即断言使能信号EN。根据本发明的实施例，使能信号EN由设置-重置锁存器525产生。具体地，锁存器525具有接收设置信号SET的设置端子、接收重置信号RESET的重置端子、和提供使能信号EN的输出端子。为了在控制信号Vch的第一个下降沿后发生的第一个死区时间Td时正确断言使能信号EN为高值以激活停止单元505，由具有接收信号GS的第一输入端子和连接到接收通电信号Pon的单稳态元件527的输出端子的第二输入端子的AND逻辑门5 产生设置信号 SET。信号GS在死区时间Td期间由死区时间产生电路325断言为高值。在转换器100通电时，通电信号Pon被断言为高值；因此单稳态元件527也将AND逻辑门5 的第二输入端子设置为高值。一旦第一死区时间Td发生(即，在控制信号Vch的第一下降沿之后)，信号GS即被断言为高值，从而将设置信号SET设置为高值以将使能信号EN断言为高值(并且使能停止单元505)。然后，在预定的时间段T之后，重置信号RESET被断言为高值，使得使能信号EN被解除断言为低值以禁用停止单元505。为了正确地同步停止单元505的禁用与高侧晶体管132和低侧晶体管134的开关，根据本发明的实施例，锁存器525仅能够在由死区时间产生电路325确定的死区时间Td 期间重置。为了这个目的，由具有连接到死区时间产生电路325以接收信号GS的第一输入端子和接收延迟预定时间段T的通电信号Pon的第二输入端子的AND逻辑门540产生重置信号RESET。通电信号Pon通过耦合于AND逻辑门540的第二端子的延迟元件545适当延迟。以这种方式，停止单元505仅在死区时间Td期间在时间段T的过期之后正确地被禁用。将一起参考图5和在图6中图示的示例时序图更详细地描述振荡器停止单元505 的操作。应理解，在图6中图示的时序图中，为简单起见死区时间Td被设置为零。在转换器的通电时，跨越电容器302的电压Vosc是零，并且振荡器状态信号OS处在低值。在这种条件下，低侧晶体管134被激活(控制信号Vcl在高值)并且高侧晶体管被关断(控制信号Vch在低值)。Ir基本等于零。在转换器100通电时，振荡器505被关断(使能信号EN被解除断言为低值)，因此受控振荡器310正常地操作，其中作为电容器302的源的充电电流Irm使得增加电压Vosc。当电压Vosc达到高阈值Th时，受控振荡器310断言振荡器信状态信号OS为高值。 因此，控制信号Vcl被驱动到低值并且控制信号Vch被驱动到高值，使得高侧晶体管132被激活并且低侧晶体管134被关断。在这种条件下，电流Ir立即承载正值(进入谐振网络 110)，从而开始增大。在这点，充电电流Irm被受控振荡器310反转，使得电容器302放电以减小电压 Vosc。在控制信号Vcl下降沿之后的死区时间Td(在图中未示出)，振荡器停止单元505响应于使能信号EN被断言为高值而被激活。停止信号HA初始由振荡停止单元505解除断言为低值，从而使得受控振荡器310正常地操作，其中从电容器302汇入的充电电流Irm使得减小电压Vosc。当电压Vosc达到低阈值Tl时，受控振荡器310解除断言振荡器状态信号OS为低值，从而控制信号Vch被驱动到低值(高侧晶体管132关断)并且控制信号Vcl被驱动到高值(低侧晶体管134被激活)。因此，电流Ir开始下降。在这点，为避免高侧晶体管132在其下个导电周期中执行硬开关，振荡器停止单元505断言停止信号HA为高值，从而停止受控振荡器310，其设置充电电流Irm到零，使得电压Vosc保持在低阈值Tl。实际上，如果受控振荡器310没有停止，则充电电流Irm将会被受控振荡器310反转，使得对电容器302充电以增大电压Vosc。如前所述，在转换器100 的启动时，即只要谐振网络110的电容器144还未被充电至输入DC电压Vin的约一半，则电流Ir减小(当控制信号Vcl在高值时)的速率低于电流Ir增大(当控制信号Vch在高值时)的速率。因此，通过使受控振荡器310正常地操作使得增大电压Vosc，电流Ir将没有时间在电压Vosc达到高阈值Th之前变负。以这种方式，高侧晶体管132将执行硬开关， 其中电流Ir仍为正。由于停止受控振荡器310并且“冻结”电压Vosc在低阈值Tl直到电流Ir达到负值(可通过方向信号CD评估)的振荡器停止单元505的存在，该缺点被避免。 在这点，受控振荡器310由停止单元505重启动(停止信号HA被解除断言为低值)，并且电
13容器302被充电电流Irm再次充电。以这种方式，确保了当电压Vosc达到高阈值Th时，电流Ir为负。因此，高侧晶体管132导通(振荡器状态信号OS和控制信号Vch到高值)而不必执行硬开关。当电压Vosc再次达到高阈值Th时，受控振荡器310解除断言振荡器状态信号OS 到高值，从而使得控制信号Vch被驱动到高值(高侧晶体管132被激活)并且控制信号Vcl 被驱动到低值(低侧晶体管134被关断)。因此，电流Ir开始增大。在这点，为避免低侧晶体管134在它下个导电周期执行硬开关，振荡器停止单元 505断言停止信号HA为高值，从而停止受控振荡器310，其设置充电电流Irm到零，使得电压Vosc保持在高阈值Th。实际上，如果受控振荡器310没有被停止，则充电电流Irm将被受控振荡器310反转，使得电容器302放电以减小电压Vosc。通过使受控振荡器310正常地操作使得减小电压Vosc，电流Ir将没有时间在电压Vosc达到低阈值Tl之前变正。以这种方式，低侧晶体管134将执行硬开关，其中电流Ir仍为负。再次，由于停止受控振荡器 310并且“冻结”电压Vosc在高阈值Th直到电流Ir达到正值的振荡器停止单元505的存在，该缺点被避免。在这点，受控振荡器310由停止单元505重启动(停止信号HA被解除断言为低值)，并且电容器302被充电电流Irm再次放电。以这种方式，确保了当电压Vosc 达到低阈值Tl时，电流Ir为正。因此，低侧晶体管134导通(振荡器状态信号OS和控制信号Vcl到高值)而不必执行硬开关。因此，根据本发明实施例的方案中，只要使能信号EN被断言为高值(简称为“同步条件”)-当电压Vosc达到低阈值Tl(振荡器状态信号OS在低值)时，停止信号HA保持被断言为高值以冻结电压Vosc在低阈值Tl并且维持控制信号Vcl在高值直到电流Ir变负，并且-当电压Vosc达到高阈值Th(振荡器状态信号OS在高值)时，停止信号HA保持被断言为高值以冻结电压Vosc在高阈值Tl并且维持控制信号Vch在高值直到电流Ir变正。换句话说，在根据本发明实施例的方案中，控制信号Vch、Vcl的占空比(并且因此在转换器100的电路节点138处的方波输入电压Vsq的占空比)动态地变化，从而避免高侧晶体管132在电流Ir为正时开关和低侧晶体管134在电流Ir为负时开关。应理解，振荡器停止单元505仅在一旦电流Ir已达到无疑不同于零的值时(即在电压Vosc已达到高阈值Th后)被使能(即使能信号EN被断言)。换句话说，初始地使得电流Ir以非对称方式振荡，从而引起硬开关(具体地，当低侧晶体管134第一次开关时)。 然而，需要该第一硬开关以允许振荡器单元310在转换器100的通电之后的转换器100操作的首先的瞬间期间正确地操作。当使能信号EN在预定时间段T之后被设置到低值时，振荡器停止单元505被禁用，并且停止信号HA永久地设置到低值。在这种条件下，受控振荡器310正常地操作，其中控制信号Vch、Vcl以固定占空比振荡。预定时间段T被设置为足够长以确保谐振网络110 的电容器144被充电到约输入DC电压Vin的约一半，并且结果，在谐振网络110中的电流 Ir在零周围以对称方式振荡。根据本发明的实施例，通过在操作于同步条件时增大充电电流Irm的幅度而使得从同步条件到正常操作的过渡(即，在经过时间段T后)平滑。例如，受控振荡器310可以和锁存器525耦合以接收使能信号EN，使得当振荡器停止单元505被使能(使能信号EN在高值)时充电电流Irm的值被受控振荡器310增大(例如，翻倍)。图7图示根据本发明的实施例的振荡器停止单元505的示例性电路实施方案。具体地，根据该实施例，振荡器停止单元505包括组合电路700，所述组合电路700 包括两个NOT逻辑门705、710，两个AND逻辑门715、720和一个OR逻辑门725。更详细地，NOT逻辑门705具有接收方向信号⑶的输入端子和连接到AND逻辑门 715的第一输入端子的输出端子。AND逻辑门715进一步包括接收使能信号EN的第二输入端子、接收振荡器状态信号OS的第三输入端子和连接到OR逻辑门725的第一输入端子的输出端子。NOT逻辑门710具有接收振荡器状态信号OS的输入端子和连接到AND逻辑门 720的第一输入端子的输出端子。AND逻辑门720进一步包括接收方向信号⑶的第二输入端子、接收使能信号EN的第三输入端子和连接到OR逻辑门725的第二输入端子的输出端子。OR逻辑门725具有提供停止信号HA的输出端子。以这种方式，如果由使能信号EN、振荡器状态信号OS和方向信号CD承载的值的三联态等于以下，则停止信号HA被断言为高值(HA= 1)以停止受控振荡器310:-EN = 1，OS = 1，CD = 0，或者-EN = 1，OS = 0，CD = 1。值的第一三联态对应于其中电压Vosc被冻结在高阈值Th (OS = 1)并且电流Ir 为负(CD = 0)的条件。根据前面所述，所述条件被维持直到电流Ir变正(CD = 1)。由于振荡器状态信号OS在高值(OS = 1)，所以当方向信号CD承载高值(CD= 1)时，振荡器停止单元505解除断言停止信号HA为低值(HA = 0)。值的第二三联态对应于其中电压Vosc被冻结在低阈值Tl (OS = 0)并且电流Ir 为正(CD = 1)的对称条件。所述条件被维持直到电流Ir变负(CD = 0)。由于振荡器状态信号OS在低值(OS = 0)，所以当方向信号CD承载低值(CD = 0)时，振荡器停止单元505 解除断言停止信号HA为低值(HA = 0)。自然，为了满足局部和具体要求，本领域技术人员可以向上述的方案应用许多逻辑的和/或物理的修改和替换。更具体地，尽管参考本发明的优选实施例利用一定程度的细节描述了本发明，但应理解多种形式和细节上的省略、替换和改变以及其它实施例是可能的；另外，与本发明任何公开的实施例相联系而描述的具体元件和/或方法步骤明显地意图作为一般设计选择的问题而被并入任何其它实施例中。例如，如果方波产生器105具有全桥架构，和/或如果振荡器停止单元505具有不同的结构，类似的考虑适用，所述不同的结构利用不同于组合电路770但能够以等价的方式产生停止信号HA的电路来实施。另外，即使根据本描述在电压Vosc达到高阈值Th时控制信号Vch被设置到高值并且在电压Vosc达到低阈值时控制信号Vcl被设置到高值，本发明的概念也能够应用到相反的情形，其中在电压Vosc达到低阈值Tl时控制信号Vch被设置到高值并且在电压Vosc 达到高阈值Th时控制信号Vcl被设置到高值。在这种条件中，当电压Vosc在高阈值Th (0S =1)并且电流Ir为正(⑶=1)时，并且当电压Vosc在低阈值Tl (OS = 0)并且电流Ir 为负(⑶=0)时，振荡器停止单元505停止受控振荡器310。
权利要求
1.一种用于将输入DC电压转换为输出DC电压的谐振DC-DC转换器，该转换器包括 -开关电路，其用于接收所述输入DC电压并且产生在与所述输入DC电压对应的高值和与固定电压对应的低值之间振荡的周期性方波电压，所述方波电压以主占空比在主频率振荡；-开关驱动电路，其用于驱动所述开关电路，所述开关驱动电路包括定时电路，所述定时电路用于设置所述方波电压的主频率和主占空比，当该转换器操作在稳态时所述定时电路被配置为将所述主占空比的值设置为约50% ；-基于谐振电路的转换电路，其用于基于所述主频率和所述主占空比从所述方波电压产生输出DC电压；-禁用电路，其用于在该转换器通电之后暂时停止所述定时电路，使得在所述方波电压的至少一个周期期间暂时改变所述方波电压的主占空比。
2.如权利要求1所述的转换器，其中-所述开关电路包括耦合在提供输入DC电压的端子和与所述转换电路耦合的电路节点之间的第一受控开关，和耦合在提供参考电压的端子和所述电路节点之间的第二受控开关；-所述开关驱动电路包括用于交替激活所述第一受控开关和所述第二受控开关，使得所述方波通过所述开关电路作为所述电路节点的源的部件；以及-所述禁用电路包括用于以从所述电路节点流向所述转换电路的谐振电流的值为条件而暂时停止所述定时电路的部件。
3.如权利要求2所述的转换器，其中-开关驱动电路包括用于产生在第一高值和第一低值之间以所述主占空比在所述主频率周期性振荡的第一控制信号的部件；-开关驱动电路包括用于产生在第二高值和第二低值之间以次占空比在所述主频率周期性振荡的第二控制信号的部件，其中所述第一控制信号和所述第二控制信号反相；-所述第一受控开关在所述第一控制信号在第一高值时被激活并且在所述第一控制信号在第一低值时被关断，以及-所述第二受控开关在所述第二控制信号在第二高值时被激活并且在所述第二控制信号在第二低值时被关断。
4.如权利要求3所述的转换器，其中所述定时电路包括参考电容器，所述主占空比和次占空比依赖于跨越所述参考电容器建立的参考电压。
5.如权利要求4所述的转换器，其中所述开关驱动电路包括-用于在所述参考电压达到高阈值时将所述第一控制信号设置为第一高值的部件，以及-用于在所述参考电压达到低阈值时将所述第二控制信号设置为第二高值的部件。
6.如权利要求4所述的转换器，其中所述开关驱动电路包括-用于在所述参考电压达到低阈值时将所述第一控制信号设置为第一高值的部件，以及-用于在所述参考电压达到高阈值时将所述第二控制信号设置为第二高值的部件。
7.如权利要求5或者6所述的转换器，其中所述定时电路进一步包括振荡器电路，其用于向所述参考电容器提供第一电流，所述第一电流在用于向所述参考电容器充电的正值和用于从所述参考电容器放电的负值之间振荡，所述主占空比与用于从所述参考电容器放电的电流成比反比并且所述次占空比与用于向所述参考电容器充电的电流成反比，所述禁用电路包括停止单元，其控制所述振荡器电路以所述谐振电流为条件将所述第一电流暂时重置到零。
8.如依赖于权利要求5的权利要求7所述的转换器，其中所述停止单元进一步包括 -用于只要所述参考电压在高阈值并且所述谐振电流具有负值则重置所述第一电流到零并且维持所述第一电流为零的部件，以及-用于只要所述参考电压在低阈值并且所述谐振电流具有正值则设置所述第一电流到零并且维持所述第一电流为零的部件。
9.如依赖于权利要求6的权利要求7所述的转换器，其中所述停止单元进一步包括 -用于只要所述参考电压在高阈值并且所述谐振电流具有正值则重置所述第一电流到零并且维持所述第一电流为零的部件，以及-用于只要所述参考电压在低阈值并且所述谐振电流具有负值则设置所述第一电流到零并且维持所述第一电流为零的部件。
10.如权利要求7至9所述的转换器，其中所述驱动电路包括用于在所述方波电压的所述至少一个周期中增大所述第一电流的幅度的部件。
11.一种用于操作适于将输入DC电压转换为输出DC电压的谐振DC-DC转换器的方法， 该方法包括-产生从与所述输入DC电压对应的高值到与固定电压对应的低值振荡的周期性方波电压，所述方波电压以主占空比在主频率振荡，当该转换器操作在稳态时所述主占空比的值等于约50% ；-通过利用基于谐振电路的转换电路，基于所述主频率和所述主占空比从所述方波电压产生所述输出DC电压，以及-在所述转换器通电之后在所述方波电压的至少一个周期期间暂时改变所述方波电压的主占空比。
全文摘要
提供了一种用于将输入DC电压转换为输出DC电压的谐振DC-DC转换器。该转换器包括开关电路，其用于接收输入DC电压和产生在与输入DC电压对应的高值和与固定电压对应的低值之间振荡的周期性方波电压。该方波电压以主占空比在主频率振荡。转换器进一步包括开关驱动电路，其用于驱动开关电路。该开关驱动电路包括定时电路，其用于设置方波电压的主频率和主占空比。定时电路被配置为当转换器操作于稳态中时将主占空比的值设置为约50％。该转换器包括基于谐振电路的转换电路，其用于基于主频率和主占空比从方波电压产生输出DC电压。该转换器进一步包括禁用电路，其用于在转换器通电之后暂时地停止定时电路，使得在方波电压的至少一个周期期间暂时地改变方波电压的主占空比。
文档编号H02M3/337GK102428639SQ201080021595
公开日2012年4月25日 申请日期2010年4月9日 优先权日2009年4月9日
发明者A·V·诺韦里, C·L·桑托罗, C·阿德拉那 申请人:意法半导体股份有限公司