专利名称：限流比较电路的制作方法
技术领域：
本发明涉及一种集成电路所用的电流比较电路，具体是指开关电源中一种宽输入电压限流比较结构。
背景技术：
目前，一个理想的电源系统，除了具备高电气性能指标和高安全性外，还应有应对来自外界的恶劣条件和自身发生的故障的能力，能对电源提供即时保护以免电源的不必要损坏，影响整个电子系统的正常工作。保护电路实际上就是通过器件或电路结构对芯片内部的某些参数指标进行检测，再通过逻辑电路关断功率管或调节功率管的导通时间以达到保护芯片和外部电路的目的。它包括过温保护，过压保护，过流保护，欠压检测等。而功率管是电源管理芯片的核心器件，它是一个高功率的开关器件，由于DC-DC电路存在的缺点， 必然要求对其进行保护，其中，过流保护即是其不可或缺的一部分。本发明涉及的是电流型降压(BUCK)DC-DC变换器的过流保护电路中的电流检测部分。所谓的电流检测既是检测对应电流之路的电流大小是否与电路设计所需电流大小相符，如有不符，检测电路将会通过逻辑电路控制功率管的关断或导通时间以达到保护芯片内部和外部扩展电路的功能。传统的限流比较器是在被检测电流通路与地之间串联一个检测电阻I smse，如图二所示。电流流经Rsmse产生检测电压Vsmse，然后与基准产生的电压Vref进行比较。比较器输出信号将通过芯片内部逻辑控制开关电路进行开启或关断操作。Vref= IsenseXRsense现有结构的缺点在于在宽输入电压范围模式下限流阈值随输入电压变化。
发明内容
本发明需解决的问题是提供一种限流比较电路，其可以克服现有电流检测比较电路存在的问题，实现低功耗、宽输入电压的电流检测比较。为解决以上技术问题，本发明提供了一种限流比较电路，包括电流检测比较电路、 偏置电路和输出级，其特征在于电流检测比较电路的两个比较支路中的场效应管MPl和场效应管MNl工作在饱和区作为尾电流源，将两个比较支路的工作电流稳定在10微安。本发明的有益效果在于在普通电流比较结构的基础上克服原有结构在宽输入电压范围模式下限流阈值随输入电压变化的缺点。该结构利用功率管将两个比较支路的电流稳定住，从而不影响电压比较同时获得准确的限流阈值。
图1为从输入高压到内部供电低压的转化电路模块图；图2为目前公知的简单电流比较电路的结构图；图3为本发明实施例所述宽输入电压范围的限流比较电路结构图。
具体实施例方式如图1所示，一种典型的限流比较电路结构模型，限流检测电路与开关控制电路及驱动电路构成回路，除此之外还有基准产生的输出电压为各模块供电以及开关控制电路所驱动的负载电路。如图2所示，所述的电流检测比较电路包括PNP管Ql、Q2、Q3、Q4，匪OS管MNl、MN2， PMOS管MP1。其中PNP管Ql的发射极与基准产生比较电流输出端连接，Ql的集电极与 PNP管Q3的发射极连接；PNP管Q2的发射极与采样电流输出端Isense连接，Q2的基极与集电极短接并与PNP管Ql的基极和PNP管Q4的发射极连接；PNP管Q3的集电极与PMOS管 MPl的源极连接；PNP管Q4的基极与集电极短接并与PNP管Q3的基极和NMOS管丽1的漏极连接；NMOS管MNl与PMOS管MPl的栅极均接VDD ；PMOS管MPl漏极与NMOS管MN2的漏极以及输出级NMOS管丽3的栅极连接；NMOS管丽1的源极接地；NMOS管丽2的栅极与偏置电路中的NMOS管MN4的栅极连接，丽2的源极接地。所述的偏置电路包括匪OS管MN4、MN5, PMOS管MP3、MP4。其中匪OS管MN4的源极接地，MN4的栅极与漏极短接并与PMOS管MP3的漏极和电流检测比较电路中NMOS管丽2 的栅极连接；NMOS管丽5的源极与偏置电流输入端I_BIAS连接，丽5的栅极与使能端EN_ ABLE连接；PMOS管MP4的栅极与漏极短接并与NMOS管丽5的漏极和输出级中PMOS管MP2、 MP3的栅极连接，MP4的源极接VDD ；PMOS管MP3的源极接VDD。所述的输出级包括匪OS管丽3和PMOS管MP2。其中匪OS管丽3的源极接地，MN3 的栅极与电流检测比较电路的PMOS管MPl的漏极、NMOS管丽2的漏极连接，丽3的漏极与 PMOS管MP2的漏极连接并连接该模块的输出控制端CUR_LIMIT ；PMOS管MP2的源极接VDD。本发明的工作原理是首先，使整个模块处于工作状态，逻辑控制信号EN_ABLE置一，丽5的栅电压为高电平，此时丽5导通，通过偏置电路给电流检测比较电路和输出级提供偏置电压。其次，基准产生比较电流输出端电压与采样电流输出端电压Vsense进行比较来控制CUR_LIMIT的输出，Vsense的电压越低，功率管漏端的电流越大。双极性晶体管Q2 二极管形式连接，采样端电压与Q2基极电压相差一个导通电压。 若Vsense的电压大于Vref的电压，则Vref的电压与Ql基极电压小于导通电压，Ql截止。若 Vsense电压小于Vref的电压，则Vref电压与Ql基极电压大于导通电压，Ql导通。若Ql导通，则控制丽3栅极电压的支路上有较大电流，使大宽长比的MPl进入饱和区，其源极电压比VDD大。而由于其大宽长比，Vds很小，则其漏端电压也接近VDD，足以开启丽3。而丽3的较大宽长比驱使它进入线性区以和MP2的饱和电流匹配，使输出 LIMIT为低，过流信号有效。若Ql截止，则丽3关断，输出为高。具体实例应用如图3，其中DRV端给功率MOS管提供驱动栅信号，Vsense端为检测漏电流转化成的电压信号，端为过流比较基准电压。具体工作过程功率开关管MO管子个数为N，由前级的DRIVER(驱动级)输出控制开启关断。电流采样管Ml的Ves与功率开关管POWER MOS相同。其管子个数为1个，这样其与POWER MOS的宽长比为1 N，所以电流采样比例为1 N。因为功率管作为开关使用，其开启时工作在深线性区，并且VGS = VDEV-VOUT(1. 2. 5-1)Vds = Vin-Vout(1. 2. 5-2)所以其漏电流
权利要求
1.一种限流比较电路，包括电流检测比较电路、偏置电路和输出级，其特征在于电流检测比较电路的两个比较支路中的场效应管MPl和场效应管MNl工作在饱和区作为尾电流源，将两个比较支路的工作电流稳定在10微安。
2.如权利要求1所述的限流比较电路，其特征在于所述的电流检测比较电路包括PNP 场效应管Q1、Q2、Q3、Q4，NMOS场效应管MN1、MN2，PMOS场效应管MPl ；PNP场效应管Q1、Q2、 Q3、Q4组成电压比较电路；PMOS场效应管MP1、NMOS场效应管丽1作为两个比较支路的尾电流源，提供恒定的10微安工作电流。
3.如权利要求2所述的限流比较电路，其特征在于所述的偏置电路包括NMOS管MN4、 MN5，PMOS管MP3、MP4 ；其中NMOS管MN4的源极接地，NMOS管MN4的栅极与漏极短接并与 PMOS管MP3的漏极和电流检测比较电路中NMOS管丽2的栅极连接；NMOS管丽5的源极与偏置电流输入端I_BIAS连接，MN5的栅极与使能端EN_ABLE连接；当使能EN_ABLE有效时， 偏置电路给比较电路提供10微安的偏置电流。
4.如权利要求2所述的限流比较电路，其特征在于所述的输出级包括NMOS管丽3和 PMOS管MP2 ；其中NMOS管MN3的源极接地，NMOS管MN3的栅极与电流检测比较电路的PMOS 管MPl的漏极、NMOS管丽2的漏极连接，NMOS管丽3的漏极与PMOS管MP2的漏极连接并连接该模块的输出控制端⑶R_LIMIT。
全文摘要
本发明公开了一种限流比较电路，包括电流检测比较电路、偏置电路和输出级，其特征在于电流检测比较电路的两个比较支路中的场效应管MP1和场效应管MN1工作在饱和区作为尾电流源，将两个比较支路的工作电流稳定在10微安。本发明在普通电流比较结构的基础上克服原有结构在宽输入电压范围模式下限流阈值随输入电压变化的缺点。该结构利用功率管将两个比较支路的电流稳定住，从而不影响电压比较的同时获得准确的限流阈值。
文档编号H02M1/32GK102594109SQ20111000119
公开日2012年7月18日 申请日期2011年1月5日 优先权日2011年1月5日
发明者葛佳乐 申请人:上海华虹集成电路有限责任公司