限流电路的制作方法
【专利摘要】本发明公开了一种限流电路，包括电压源（VDD）、输入端（IN）和输出端（OUT），所述电压源（VDD）与第一PNP晶体管（P1）的源极和第二PNP晶体管（P2）的源极连接，以及通过电阻（R1）连接至第一PMOS晶体管（P1）的栅极和NMOS晶体管（N1）的漏极；所述输入端（IN）连接至第一PMOS晶体管（P1）的漏极和第二PMOS晶体管（P2）的栅极；第二PMOS晶体管（P2）与NMOS晶体管（N1）的栅极，并通过恒流源（I1）连接至输出端（OUT）；所述NPN晶体管（N1）的源极连接至输出端（OUT）。本发明的有益效果是：电路结构简单，自身功耗小，适用于集成电路中应用。
【专利说明】限流电路
【技术领域】
[0001 ] 本发明涉及一种限流电路。
【背景技术】
[0002]在一些便携式电子电路中，部分的电路所需电流较小，因此就需要对电流进行限制。现有技术的限流电路一般是通过双极型晶体管和/或电阻构建限流限流电路。这种限流电路自身的功耗较大，在集成电路里双极型晶体管和/或电阻在半导体集成电路里面所占面积较大，不利于集成电路的应用。
【发明内容】
[0003]本发明的发明目的在于:针对上述存在的问题，提供一种限流电路。
[0004]本发明采用的技术方案是这样的:一种限流电路，包括电压源、输入端和输出端，还包括第一 PMOS晶体管、第二 PMOS晶体管、电阻、恒流源和NPN晶体管；所述电压源与第一PNP晶体管的源极和第二 PNP晶体管的源极连接，以及通过电阻连接至第一 PMOS晶体管的栅极和NMOS晶体管的漏极；所述输入端连接至第一 PMOS晶体管的漏极和第二 PMOS晶体管的栅极;第二 PMOS晶体管与NMOS晶体管的栅极，并通过恒流源连接至输出端；所述NPN晶体管的源极连接至输出端。
[0005]在上述的电路中，所述第一 PMOS晶体管和第二 PMOS晶体管为参数相同的PMOS晶体管。
[0006]综上所述，由于采用了上述技术方案，本发明的有益效果是:电路结构简单，自身功耗小，适用于集成电路中应用。
【专利附图】
【附图说明】
[0007]图1是本发明限流电路的电路原理图。
【具体实施方式】
[0008]下面结合附图，对本发明作详细的说明。
[0009]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0010]如图1所示，是本发明限流电路的电路原理图。
[0011]本发明的一种限流电路，包括电压源VDD、输入端IN和输出端0UT，还包括第一PMOS晶体管P1、第二 PMOS晶体管P2、电阻R1、恒流源Il和NPN晶体管NI ;所述电压源VDD与第一 PNP晶体管Pl的源极和第二 PNP晶体管P2的源极连接，以及通过电阻Rl连接至第一 PMOS晶体管Pl的栅极和NMOS晶体管NI的漏极；所述输入端IN连接至第一 PMOS晶体管Pl的漏极和第二 PMOS晶体管P2的栅极；第二 PMOS晶体管P2与NMOS晶体管NI的栅极，并通过恒流源Il连接至输出端OUT ;所述NPN晶体管NI的源极连接至输出端OUT。
[0012]在上述电路中，所述第一 PMOS晶体管Pl和第二 PMOS晶体管P2为参数相同的PMOS
晶体管。
[0013]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种限流电路，包括电压源(VDD)、输入端(IN)和输出端(OUT)，其特征在于，还包括第一 PMOS晶体管(P1)、第二 PMOS晶体管(P2)、电阻(Rl)、恒流源(Il)和NPN晶体管(NI);所述电压源(VDD)与第一 PNP晶体管(Pl)的源极和第二 PNP晶体管(P2)的源极连接，以及通过电阻(Rl)连接至第一 PMOS晶体管(Pl)的栅极和NMOS晶体管(NI)的漏极；所述输入端(IN)连接至第一 PMOS晶体管(Pl)的漏极和第二 PMOS晶体管(P2)的栅极；第二 PMOS晶体管(P2)与NMOS晶体管(NI)的栅极，并通过恒流源(Il)连接至输出端(OUT);所述NPN晶体管(NI)的源极连接至输出端(OUT)。
2.根据权利要求1所述的一种限流电路，其特征在于，所述第一PMOS晶体管(Pl)和第二 PMOS晶体管(P2)为参数相同的PMOS晶体管。
【文档编号】H03K19/094GK103684419SQ201210346205
【公开日】2014年3月26日 申请日期:2012年9月18日 优先权日:2012年9月18日
【发明者】余力, 吴勇, 桑园 申请人:郑州单点科技软件有限公司