一种全mos型比较器电路的制作方法
【专利摘要】本发明公开了一种全MOS型比较器电路。该全MOS型比较器电路包括第一PMOS管（P1）、第二PMOS管（P2）、第三PMOS管（P3）、第四PMOS管（P4）、第五PMOS管（P5）、第六PMOS管（P6）、第一NMOS管（N1）和第二NMOS管（N2）;所述第三PMOS管（P3）和第四PMOS管（P4）为参数相同的PMOS管，所述第五PMOS管（P5）和第六PMOS管（P6）为参数相同的PMOS管。本发明的有益效果是：全MOS结构，MOS管的控制特性好，相应速度快，在集成电路中所占面积小，适合用于集成电路中设计该全MOS型比较器电路。
【专利说明】—种全MOS型比较器电路
【技术领域】
[0001]本发明涉及一种全M0S型比较器电路。
【背景技术】
[0002]比较器是电子电路里面经常用到的，现有技术的构成比较器的电路一般是由双极型晶体管、电阻和电容构建而成的，由于双极型晶体管自身的特性，其状态转换效果较差且速度较慢，其电阻是比较耗能的原件，电容作为有源元件也会影响到电路的速度。同时，双极型晶体管、电阻和电容在集成电路里面所占的面积较大，不利于在集成电路中的应用。
【发明内容】
[0003]本发明的发明目的在于:针对上述存在的问题，提供一种全M0S管构建的全M0S型比较器电路。
[0004]本发明采用的技术方案是这样的:一种全M0S型比较器电路，该全M0S型比较器电路包括第一 PM0S管、第二 PM0S管、第三PM0S管、第四PM0S管、第五PM0S管、第六PM0S管、第一 NM0S管和第二 NM0S管。
[0005]所述各M0S管间的连接关系为:第一 PM0S管的源极连接电压源，漏极连接第二PM0S管的源极和第三PM0S管的源极，栅极连接第二 PM0S管的漏极、第一 NM0S管的漏极和第二 NM0S管的栅极；第二 PM0S管的栅极与第一匪0S管的栅极和第一输入端连接；第三PM0S管的栅极与第四PM0S管的栅极和第二输入端连接，漏极与第四PM0S管的源极、第五PM0S管的栅极和第六PM0S管的栅极连接；第四PM0S管的漏极与第一 NM0S管的源极和第二 NM0S管的漏极连接；第五PM0S管的漏极与第六PM0S管的源极和输出端连接；第六PM0S管的漏极接地；第二 NM0S管的源极接地。
[0006]上述的电路中。所述第三PM0S管和第四PM0S管为参数相同的PM0S管，所述第五PM0S管和第六PM0S管为参数相同的PM0S管。
[0007]综上所述，由于采用了上述技术方案，本发明的有益效果是:全M0S结构，M0S管的控制特性好，相应速度快，在集成电路中所占面积小，适合用于集成电路中设计该全M0S型比较器电路。
【专利附图】
【附图说明】
[0008]图1是本发明全M0S型比较器电路的电路原理图。
【具体实施方式】
[0009]下面结合附图，对本发明作详细的说明。
[0010]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。[0011]如图1所示，是本发明全MOS型比较器电路的电路原理图。
[0012]本发明的一种全M0S型比较器电路，该全M0S型比较器电路包括六只PM0S管和两只NM0S管；其中所述六只PM0S管分别为:第一 PM0S管P1、第二 PM0S管P2、第三PM0S管P3、第四PM0S管P4、第五PM0S管P5和第六PM0S管P6，两只NM0S管分别为:第一 NM0S管N1和第二 NM0S管N2 ;在本发明的电路中，所述第三PM0S管P3和第四PM0S管P4选用参数相同的PM0S管，所述第五PM0S管P5和第六PM0S管P6选用参数相同的PM0S管。
[0013]下面结合图1对本发明上述的8个M0S管之间的连接关系做进一步的说明:所述第一 PM0S管P1的源极连接电压源VDD，漏极连接第二 PM0S管P2的源极和第三PM0S管P3的源极，栅极连接第二 PM0S管P2的漏极、第一 NM0S管N1的漏极和第二 NM0S管N2的栅极；第二 PM0S管P2的栅极与第一 NM0S管N1的栅极和第一输入端皿连接；第三PM0S管P3的栅极与第四PM0S管P4的栅极和第二输入端连接，漏极与第四PM0S管P4的源极、第五PM0S管P5的栅极和第六PM0S管P6的栅极连接；第四PM0S管P4的漏极与第一 NM0S管N1的源极和第二 NM0S管N2的漏极连接；第五PM0S管P5的漏极与第六PM0S管P6的源极和输出端OUT连接；第六PM0S管P6的漏极接地；第二 NM0S管N2的源极接地。
[0014]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种全MOS型比较器电路，其特征在于，该全M0S型比较器电路包括第一 PM0S管(P1 )、第二 PM0S 管(P2)、第三 PM0S 管(P3)、第四 PM0S 管(P4)、第五 PM0S 管(P5)、第六 PM0S管(P6 )、第一 NM0S管(N1)和第二 NM0S管(N2 );所述第三PM0S管(P3 )和第四PM0S管(P4)为参数相同的PM0S管，所述第五PM0S管(P5)和第六PM0S管(P6)为参数相同的PM0S管；所述第一 PM0S管(P1)的源极连接电压源(VDD)，漏极连接第二 PM0S管(P2)的源极和第三PM0S管(P3)的源极，栅极连接第二 PM0S管(P2)的漏极、第一 NM0S管(N1)的漏极和第二 NM0S管(N2)的栅极；第二 PM0S管(P2)的栅极与第一 NM0S管(N1)的栅极和第一输入端(IN1)连接；第三PM0S管(P3)的栅极与第四PM0S管(P4)的栅极和第二输入端连接，漏极与第四PM0S管(P4)的源极、第五PM0S管(P5)的栅极和第六PM0S管(P6)的栅极连接；第四PM0S管(P4)的漏极与第一 NM0S管(N1)的源极和第二 NM0S管(N2)的漏极连接；第五PM0S管(P5)的漏极与第六PM0S管(P6)的源极和输出端(OUT)连接?’第六PM0S管(P6)的漏极接地；第二 NM0S管(N2)的源极接`地。
【文档编号】H03K5/22GK103684366SQ201210340973
【公开日】2014年3月26日 申请日期:2012年9月16日 优先权日:2012年9月16日
【发明者】王纪云, 桑园, 吴勇 申请人:郑州单点科技软件有限公司