专利名称：防护电路模块及防护电路架构的制作方法
技术领域：
本揭示内容是有关于一种防护 电路，且特别是有关于一种静电防护电路。
背景技术：
各种电子装置或集成电路中通常会设置有静电放电(Electrostatic Discharge,ESD)防护的机制，藉以避免当人体带有过多的静电而去触碰电子装置时，电子装置因为静电所产生的瞬间大电流而导致毁损，或是避免电子装置受到环境或运送工具所带的静电影响而产生无法正常运作的情形。为达到前述的ESD防护效果，除了需有ESD电路的设置外，通常还需进一步通过电路布局(layout)的方式，让因静电所生的电流通过ESD电路而非其他工作电路导通至系统线路端，避免因静电电流而导致工作电路毁损。
发明内容
本发明实施例提出一种防护电路模块及防护电路架构，其可对应电荷累积的异常现象，对工作电路进行保护操作，可避免工作电路受损。因此,本发明内容的一态样是在提供一种防护电路模块，其I禹接于一输入输出级与一系统线路端之间，该防护电路模块包括工作电路、静电放电模块以及保护电路。其中，工作电路耦接于该输入输出级与该系统线路端之间，该工作电路包括第一晶体管开关以及工作元件。工作元件耦接至第一晶体管开关的栅极。静电放电模块耦接于输入输出级与系统线路端之间，静电放电模块用以于输入输出级与系统线路端之间形成静电放电路径。保护电路耦接至输入输出级、系统线路端以及第一晶体管开关的栅极，当输入输出级累积至预定电荷时，保护电路将第一晶体管开关的栅极导通至系统线路端，藉以关闭第一晶体管开关。本发明内容的另一态样是在提供一种防护电路架构，其I禹接于一输入输出级以及两系统线路端之间，该防护电路架构包括第一防护电路模块以及第二防护电路模块，第一防护电路模块耦接于输入输出级与其中一个系统线路端之间，第二防护电路模块耦接于输入输出级与另外其中一个系统线路端之间。其中，第一防护电路模块与第二防护电路模块各自分别包括工作电路、静电放电模块以及保护电路。其中，工作电路耦接于该输入输出级与该其中一个系统线路端之间，该工作电路包括第一晶体管开关以及工作元件。工作元件耦接至第一晶体管开关的栅极。静电放电模块耦接于输入输出级与该其中一个系统线路端之间，静电放电模块用以于输入输出级与该其中一个系统线路端之间形成静电放电路径。保护电路耦接至输入输出级、该其中一个系统线路端以及第一晶体管开关的栅极，当输入输出级累积至预定电荷时，保护电路将第一晶体管开关的栅极导通至该其中一个系统线路端，藉以关闭第一晶体管开关。本发明提供的技术方案可对应电荷累积的异常现象，对工作电路进行保护操作，可避免工作电路受损。
为让本掲示内容的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下图I绘示根据本发明的第一实施例中防护电路模块的电路示意图2绘示根据本发明的第二实施例中防护电路模块的电路示意图；图3绘示根据本发明的第三实施例中防护电路架构的电路示意图；图4绘示根据本发明的第四实施例中防护电路架构的电路示意图；图5A绘示采用根据本发明的一实施例中防护电路模块的测试结果电压时序图；图5B绘示未采用本案的防护电路模块的测试结果电压时序图；以及图5C绘示采用与未采用本案的防护电路模块的测试结果电流对照时序图。附图标号100、300、500a、500b、700a、700b :防护电路模块500、700 :防护电路架构200、400 :输入输出级202、402、404 :系统线路端120、320、520、530、720、730 :工作电路122、322、522、532、722、732 :工作元件140、340、540、550、740、750 :静电放电模块142、542、552 :静电放电检测电路160、360、560、570、760、770 :保护电路162、362、562、572、762、772 :电阻电容电路162a、362a、562a、572a、762a、772a :电阻器162b,362b,562b,572b,762b,772b :电容器Mnl、Mn2、Mn3、Mpl、Mp2、Mp3 :晶体管开关Nt :待测节点Cl、C2 :电流模拟折线Vref :模拟测试电压讯号V1、V2:电压模拟折线
具体实施例方式当电路发生异常(例如静电放电现象、短路、电カ供应异常、电カ突波或其他异常因素)时，输入输出级可能发生电荷累积的情况，为了避免累积的电荷对工作电路造成影响(例如毁损工作电路)，本发明实施例提出ー种防护电路模块及架构。于本发明的防护电路模块或架构中，当输入输出级累积一定的电荷(例如静电电荷)时，便会触发防护电路模块或架构进而关闭工作电路中的第一晶体管开关，藉此可让静电电流通过预设的ESD电路模块导通至系统线路端，避免过大的静电电流流经工作电路而导致工作电路毁损。请參阅图1，其绘示根据本发明的第一实施例中防护电路模块100的电路示意图。如图I所示，防护电路模块100包括工作电路120、静电放电(electrostatic discharge,ESD)模块140以及保护电路160。防护电路模块100可耦接于输入输出级200(input/output stage, I/Ostage)与系统线路端202之间,举例来说,输入输出级200可为一输出缓冲级(output pad)，系统线路端202可为系统接地端(如GND)、系统低电压端(如Vss)或系统闻电压端(如Vdd)，于此实 施例中，以系统线路端202为系统低电压端(Vss)例不说明，但本发明并不以此为限。于此实施例中，工作电路120包括晶体管开关Mnl以及工作元件122。工作元件122耦接至晶体管开关Mnl的栅极。实际上在例如电子显示驱动电路的应用中，工作元件122可为前级缓冲器(pre-buffer)，工作电路120根据前级缓冲器产生讯号通过晶体管开关Mnl至输入输出级200，于此应用例中，输入输出级200可为显示驱动输出缓冲级(,aisplay outputpad)。当电路上发生静电放电现象时，输入输出级200可能发生电荷累积的情况，当输入输出级200累积过多的电荷时，累积的电荷便可能因电容效应耦合至工作元件122与晶体管开关Mnl的栅极之间的线路上，晶体管开关Mnl因栅极电位提高而被导通，导致静电电流流经晶体管Mnl而不通过预设的ESD模块140导通至系统线路端202。本发明的防护电路模块100可用来防范此种情况发生，其作动方式详述于下列段落。于此实施例中，防护电路模块100具有静电放电模块140,其稱接于输入输出级200与系统线路端202之间。如图I所示，静电放电模块140包括晶体管开关Mn3以及静电放电检测电路(ESD detection circuit) 142,晶体管开关Mn3的栅极f禹接至静电放电检测电路142。静电放电检测电路142可用以检测输入输出级200是否有ESD现象，该第三晶体管开关Mn3耦接于该输入输出级200与系统线路端202之间并用以作为静电放电路径，当静电放电电流产生时，静电放电电流可通过第三晶体管开关Mn3进行泄流。例如，静电放电检测电路142检测到有ESD放电电荷累积在输入输出级200处，静电放电检测电路142便可导通晶体管开关Mn3将累积电荷泄流(discharge)至系统低电压端Vss (即系统线路端202)。于此实施例中，晶体管开关Mn3可采用电流耐受性较高的电子元件，其比起一般的エ作元件较不易因瞬间大电流而损坏。一般来说，由ESD放电电荷状态发生直到静电放电模块140完成泄流保护需经过一定的反应时间。 于此实施例中防护电路模块100进ー步具有保护电路160，保护电路160耦接至输入输出级200、系统线路端202以及晶体管开关Mnl的栅极。如图I所示，保护电路160更包括晶体管开关Mn2以及电阻电容电路162。晶体管开关Mn2耦接于晶体管开关Mnl的栅极与系统线路端202之间。电阻电容电路162耦接至输入输出级200、系统线路端202以及晶体管开关Mn2的栅极。当有ESD电荷累积在输入输出级200，且累积达ー预定电荷吋，电阻电容电路162充电以导通晶体管开关Mn2，进而将晶体管开关Mnl的栅极导通至系统低电压端Vss (系统线路端202)，藉以保护电路160便可关闭晶体管开关Mnl。如此ー来，当ESD放电电荷累积在输入输出级200时达ー预定电荷时，保护电路160便可强制将工作电路120中的晶体管开关Mnl锁定于关闭状态，避免ESD电流流经晶体管开关Mnl，进而导致晶体管开关Mnl毁损。于此实施例中，电阻电容电路162可包括电阻器162a以及电容器162b,电容器162b耦接于晶体管开关Mn2的栅极与输入输出级200之间，而电阻器162a耦接于晶体管开关Mn2的栅极与系统线路端202之间。
电阻器162a与电容器162b所形成的时间常数，使电阻电容电路162对应输入输出级200上的ESD放电电荷状态具有一反应时间。如此一来，由ESD放电状态发生直到静电放电模块140完成泄流保护之间的空窗时间内，保护电路160便可先行将工作电路120中的晶体管开关Mnl锁定于关闭状态，避免ESD电流流经Mnl而导致Mnl毁损。为避免系统在上电操作时，因保护电路160的设置导致误动作的发生(例如Mnl在操作时需被开启，保护电路导致Mnl被关闭)，在一实施例中，电阻器162a与电容器162b所形成的电阻电容时间常数(RC time constant)大致上可介于100毫微秒(ns)到I微秒(ms)之间，于另一实施例中，电阻电容时间常数可大致为200毫微秒(ns)。然而，本发明并不以特定的反应时间大小关系而限。请一并参阅图2，其绘示根据本发明的第二实施例中防护电路模块300的电路示意图。于第二实施例中防护电路模块300与第一实施例最大不同之处在于，防护电路模块300中的静电放电模块340包括晶体管开关Mn3，但不设置独立的静电放电检测电路。于图2所示，晶体管开关Mn3的栅极耦接至保护电路360中的电阻电容电路362，也就是说，于此实施例中，静电放电模块340与保护电路360可部份整合，并共用电阻电容电路362作为晶体管开关Mn2与晶体管开关Mn3的控制信号来源，其中该第三晶体管开关Mn3耦接于该输入输出级200与系统线路端202之间并用以作为静电放电路径，当静电放电电流产生时，静电放电电流通过第三晶体管开关Mn3进行泄流，而晶体管开关Mn2则用以强制将工作电路320中的晶体管开关Mnl锁定于关闭状态。通过第二实施例的设置方法，可节省静电放电检测电路的设置成本与电路面积。关于第二实施例的其他电路元件与详细作动方法与第一实施例大致相同，可参考第一实施例中的相对应内容，在此不另赘述。在上述第一、第二实施例中，主要针对设置输入输出级与系统低电压端(Vss)之间的防护电路模块作例示性说明，但本发明并不以此为限。具相等性的防护电路模块亦可用于输入输出级与系统高电压端(Vdd)之间，仅须对高、低电压方向进行相对应调整，此为本领的技术人员可轻易完成，故此不另赘述。于实际的应用中，输入输出级200经常同时耦接于高、低两种不同准位的系统线路端之间，本发明的防护电路亦可对应设置于其耦接于输入输出级以及两系统线路端(如系统高电压端Vdd与系统低电压端Vss、或是系统高电压端Vdd与系统接地端GND)之间。请参阅图3，其绘示根据本发明的第三实施例中防护电路架构500的电路示意图，如图3所示，防护电路架构500包括防护电路模块500a以及防护电路模块500b。其中，防护电路模块500b耦接于输入输出级400与其中一个系统线路端402 (如系统低电压端Vss)之间，而防护电路模块500a耦接于输入输出级400与另一个系统线路端404 (如系统高电压端Vdd) ο其中，举防护电路模块500b来作说明，防护电路模块500b包括工作电路520、静电放电模块540以及保护电路560。防护电路模块500b可耦接于输入输出级400 (input/outputstage, I/O stage)与系统线路端402 (如系统低电压端Vss)之间。于此实施例中，工作电路520包括晶体管开关Mnl以及工作元件522。工作元件522耦接至晶体管开关Mnl的栅极。防护电路模块500a具有静电放电模块540，其耦接于输入输出级400与系统线路端402之间。如图3所示，静电放电模块540包括晶体管开关Mn3以及静电放电检测电路(ESDdetection circuit) 542,晶体管开关Mn3的栅极I禹接至静电放电检测电路542。静电放电检测电路542可用以检测输入输出级400是否有ESD现象，该第三晶体管开关Mn3耦接于该输入输出级400与系统线路端402之间并用以作为静电放电路径，当静电放电电流产生时，静电放电电流通过第三晶体管开关Mn3进行泄流。于此实施例中防护电路模块500进ー步具有保护电路560，保护电路560耦接至输入输出级400、系统线路端402以及晶体管开关Mnl的栅极。保护电路560更包括晶体管开关Mn2以及电阻电容电路562。晶体管开关Mn2稱接于晶体管开关Mnl的棚极与系统线路端402之间。电阻电容电路562耦接至输入输出级400、系统线路端402以及晶体管开关Mn2的栅极。当有ESD电荷累积在输入输出级400，且累积达ー预定电荷吋，电阻电容电路562充电以导通晶体管开关Mn2，进而将晶体管开关Mnl的栅极导通至系统低电压端Vss (系 统线路端402)，藉以保护电路560便可关闭晶体管开关Mnl，避免ESD电流流经晶体管开关Mnl而毁损晶体管开关Mnl。综观来说，防护电路架构500中防护电路模块500b可解决输入输出级400相对系统线路端402 (系统低电压端Vss)之间的电荷累积问题，关于防护电路模块500b的详细作动可參考第一实施例中的防护电路模块100。具相等性的，另ー防护电路模块500a则可对应到输入输出级400相对系统线路端404(系统高电压端Vdd)之间的电荷累积问题。其中防护电路模块500a与防护电路模块500b可具有相対称的连接关系及采用对称性的晶体管元件(N型晶体管开关、P型晶体管开关)，但本发明并不以此为限。请參阅图4，其绘示根据本发明的第四实施例中防护电路架构700的电路示意图，于第四实施例中防护电路架构700与第三实施例最大不同之处在于，防护电路架构700中的静电放电模块740与静电放电模块750不设置独立的静电放电检测电路。于图4所示，晶体管开关Mn3与晶体管开关Mp3的栅极分别耦接至电阻电容电路762与电阻电容电路772。也就是说，于此实施例中，静电放电模块740与保护电路760可部份整合，并共用电阻电容电路762作为晶体管开关Mn2与晶体管开关Mn3的控制信号来源；而静电放电模块750与保护电路770可部份整合，并共用电阻电容电路772作为晶体管开关Mp2与晶体管开关Mp3的控制信号来源。于此实施例中，电阻电容电路772的电阻器与电容器所形成的电阻电容时间常数(RC time constant)可大致上介于100毫微秒(ns)到I微秒(ms)之间，于另一实施例中，电阻电容时间常数可大致为200毫微秒(ns)。然而，本发明并不以特定的反应时间大小关系而限。其他详细内容可參考第一与第二实施例中的相对应内容，在此不另赘述。综上所述，当电路发生异常使输入输出级发生电荷累积的情况时，本发明实施例的防护电路模块或架构便会启动，进而关闭工作电路中的第一晶体管开关，藉此可避免ESD电流流经工作电路进而造成工作电路损坏。以下段落展示本发明的实施例中防护电路模块的模拟测试結果。请參阅图5A、图5B以及图5C。其中，图5A绘示采用根据本发明的一实施例中防护电路模块的测试结果电压时序图；图5B绘示未采用本案的防护电路模块的测试结果电压时序图；图5C绘示采用与未采用本案的防护电路模块的测试结果电流对照时序图。
请一并参照图I、图5A与图5B，本模拟测试以电路模拟软体HSPICE由输入输出级200输入模拟测试电压讯号(如图5A与图5B中的模拟测试电压讯号Vref)，并量测待测节点(如图I中的待测节点Nt)上的电压。如图5A所示，有采用本发明的一实施例中防护电路模块，其测试结果待测节点的电压模拟折线为Vl ;如图5B所示，未采用本发明的防护电路模块，其测试结果待测节点的电压模拟折线为V2。对照图5A与图5B可发现，有采用本发明的一实施例中防护电路模块，其待测节点上电压模拟折线Vl受模拟测试电压讯号Vref的影响波动较小；而未采用本发明的防护电路模块，其电压模拟折线V2受模拟测试电压讯号Vref的影响波动较大。另外，图5C是绘示采用本发明的一实施例中防护电路模块时通过工作电路上晶体管开关的电流模拟折线Cl (请参照图I中的晶体管开关Mnl)以及未采用本发明的防护电路模块时通过工作电路上晶体管开关的电流模拟折线C2。 于图5C中可发现，有采用本发明的一实施例中防护电路模块，其待测节点上电流模拟折线Cl几乎不受模拟测试电压讯号的影响；而未采用本发明的防护电路模块，其电流模拟折线C2则直接受模拟测试电压讯号影响而改变，其波型甚至与模拟测试电压讯号相似。综上所述，当电路发生ESD放电使输入输出级发生电荷累积的情况时，本发明实施例的防护电路模块或架构便会启动，对ESD放电电流进行泄流，并进而关闭工作电路中的第一晶体管开关，藉此可避免ESD流经工作电路而工作电路中的晶体管损坏。以上虽以实施例说明本发明，但并不因此限定本发明的范围，若本领域的技术人员进行各种变形或变更，只要不脱离本发明的要旨，亦不脱离本发明的权利要求的保护范围。
权利要求
1.一种防护电路模块，其特征在于，所述防护电路模块耦接于一输入输出级与一系统线路端之间，所述防护电路模块包括 一工作电路，耦接于所述输入输出级与所述系统线路端之间，所述工作电路包括 一第一晶体管开关；以及 一工作元件，所述工作元件耦接至所述第一晶体管开关的一栅极； 一静电放电模块，耦接于所述输入输出级与所述系统线路端之间，所述静电放电模块用以于所述输入输出级与所述系统线路端之间形成一静电放电路径；以及 一保护电路，耦接至所述输入输出级、所述系统线路端以及所述第一晶体管开关的所述栅极，当所述输入输出级累积至一预定电荷时，所述保护电路将所述第一晶体管开关的所述栅极导通至所述系统线路端，藉以关闭所述第一晶体管开关。
2.如权利要求I所述的防护电路模块，其特征在于，所述保护电路更包括 一第二晶体管开关，耦接于所述第一晶体管开关的所述栅极与所述系统线路端之间；以及 一电阻电容电路，耦接至所述输入输出级、所述系统线路端以及所述第二晶体管开关的所述栅极，当所述输入输出级累积达所述预定电荷时，所述电阻电容电路充电以开启所述第二晶体管开关，进而将所述第一晶体管开关的所述栅极导通至所述系统线路端。
3.如权利要求2所述的防护电路模块，其特征在于，所述电阻电容电路包括一电阻器以及一电容器，所述电容器耦接于所述第二晶体管开关的所述栅极与所述输入输出级之间，而所述电阻器耦接于所述第二晶体管开关的所述栅极与所述系统线路端之间，其中所述电阻器与所述电容器所形成的一电阻电容时间常数大致上介于100毫微秒到I微秒之间。
4.如权利要求2所述的防护电路模块，其特征在于，所述静电放电模块包括一第三晶体管开关，所述第三晶体管开关的一栅极耦接至所述电阻电容电路，所述第三晶体管开关耦接于所述输入输出级与所述系统线路端之间并用以作为所述静电放电路径，当一静电放电电流产生时，所述静电放电电流通过所述第三晶体管开关。
5.如权利要求I所述的防护电路模块，其特征在于，所述静电放电模块包括一第三晶体管开关以及一静电放电检测电路，所述第三晶体管开关的一栅极耦接至所述静电放电检测电路，所述第三晶体管开关耦接于所述输入输出级与所述系统线路端之间并用以作为所述静电放电路径，当一静电放电电流产生时，所述静电放电电流通过所述第三晶体管开关。
6.一种防护电路架构，其特征在于，所述防护电路架构耦接于一输入输出级以及两系统线路端之间，所述防护电路架构包括 一第一防护电路模块以及一第二防护电路模块，所述第一防护电路模块耦接于所述两系统线路端之一与所述输入输出级之间，所述第二防护电路模块耦接于所述两系统线路端之另一与所述输入输出级之间，其中所述第一防护电路模块与所述第二防护电路模块各自分别包括 一工作电路，耦接于所述两系统线路端之一与所述输入输出级与之间，所述工作电路包括 一第一晶体管开关；以及 一工作元件，所述工作元件耦接至所述第一晶体管开关的一栅极；一静电放电模块，耦接于所述两系统线路端之一与所述输入输出级之间，所述静电放电模块用以于所述两系统线路端之一与所述输入输出级之间形成一静电放电路径；以及 一保护电路，耦接至所述输入输出级、所述两系统线路端之一以及所述第一晶体管开关的所述栅极，当所述输入输出级累积至一预定电荷时，所述保护电路将所述第一晶体管开关的所述栅极导通至所述两系统线路端之一，藉以关闭所述第一晶体管开关。
7.如权利要求6所述的防护电路架构，其特征在于，所述保护电路更包括 一第二晶体管开关，耦接于所述第一晶体管开关的所述栅极与所述两系统线路端之一之间；以及 一电阻电容电路，耦接至所述输入输出级、所述两系统线路端之一以及所述第二晶体管开关的所述栅极，当所述输入输出级累积达所述预定电荷时，所述电阻电容电路充电以开启所述第二晶体管开关，进而将所述第一晶体管开关的所述栅极导通至所述两系统线路端之一。
8.如权利要求7所述的防护电路架构，其特征在于，所述电阻电容电路包括一电阻器以及一电容器，所述电容器耦接于所述第二晶体管开关的所述栅极与所述输入输出级之间，而所述电阻器耦接于所述第二晶体管开关的所述栅极与所述两系统线路端之一之间，其中所述电阻器与所述电容器所形成的一电阻电容时间常数大致上介于100毫微秒到I微秒之间。
9.如权利要求7所述的防护电路架构，其特征在于，所述静电放电模块包括一第三晶体管开关，所述第三晶体管开关的一栅极耦接至所述电阻电容电路，所述第三晶体管开关用以形成所述静电放电路径。
10.如权利要求6所述的防护电路架构,其特征在于,所述静电放电模块包括一第三晶体管开关以及一静电放电检测电路，所述第三晶体管开关的一栅极耦接至所述静电放电检测电路，所述第三晶体管开关用以形成所述静电放电路径。
全文摘要
本发明实施例提供一种防护电路模块及防护电路架构，其中防护电路模块耦接于输入输出级与系统线路端之间，防护电路模块包括工作电路、静电放电模块以及保护电路。其中，工作电路包括晶体管开关以及工作元件。工作元件耦接至晶体管开关的栅极。静电放电模块用以于输入输出级与系统线路端之间形成静电放电路径。保护电路耦接至输入输出级、系统线路端以及晶体管开关的栅极，当输入输出级累积至特定的电荷时，保护电路将晶体管开关的栅极导通至系统线路端，藉以关闭晶体管开关。
文档编号H02H7/20GK102623978SQ201110033358
公开日2012年8月1日 申请日期2011年1月30日 优先权日2011年1月30日
发明者苏郁迪 申请人:新唐科技股份有限公司