专利名称：电压移转器的制作方法
技术领域：
本发明涉及耦接电子电路，特别涉及使用电压移转器(Level shifter)在不同的供应电压领域之间耦接例如数字逻辑和/或切换电路等的电子电路。
背景技术：
在逻辑或切换电路中，信号通常使用两电压电平代表数字值的两状态(例如，1或0)。电压移转器(Level shifter)可耦接于使用不同高与低电平的操作的两电路或两电路区块之间，其中高与低电平通常由电路或电路区块的供应电压所决定。传统电压移转器将高电平输出电压(high-level output voltage, V0H)转换成大体与下一级或下一电路区块的供应电压(Vddhi)相当的高电压电平，而其低电平输出电压(low-level outputvoltage, VOL)则维持在接地电压。这些电压移转器通常遭受过度电性应力(electricalover stress, EOS)影口向，导至文时间相关装置崩馈(time dependent device breakdown,TDDB)，特别是在使用低电压核心装置(core device)时。一些电压移转器被设计为输出不同于接地电压的低电平输出电压VOL。其中一种可能性为提供较高电平供应电压(Vddhi)低20%或更多的电压作为低电平输出电压VOL。这些电压移转器通常在NMOS晶体管对的源极与接地点之间加上偏压，使用外部偏压或内部偏压电路将低电平输出电压VOL的电平提高。由于这样的外部或内部偏压电路提供固定的偏压，造成电压移转器的输出电压增加。然而，在电压移转器的低电压供应源端输入信号的过度驱动空间会因偏压量加上晶体管基板效应(Body Effect)电压而减少。最后，当偏压与输入晶体管的临界电压的总和接近低供应电压时，电压移转器将无法作用。这些电压移转器也会遭受过度电性应力问题，特别是在使用低电压核心装置时。因此，本技术领域中需要一种改良的电压移转器设计。
发明内容
为了解决上述问题，根据本发明的一实施例，一种电压移转器包括动态偏压电流源电路、第一与第二单向电流导通装置、第一与第二下拉装置以及上拉装置。动态偏压电流源电路用以接收一第一电压。第一与第二单向电流导通装置耦接至该动态偏压电流源电路，其中该电压移转器的一电压输出端位于耦接于该动态偏压电流源电路与该第二单向电流导通装置之间的一第一端点。第一与一第二下拉装置分别耦接至该第一与第二单向电流导通装置。上拉装置接收一第二电压，并耦接至该动态偏压电流源电路与该第一单向电流导通装置，该上拉装置用以动态偏压该动态偏压电流源电路，使得当该上拉装置输出该第二电压至该动态偏压电流源电路，该第一下拉装置不导通并且该第二下拉装置导通时，该第二单向电流导通装置的一压降于该电压输出端被输出。根据本发明的另一实施例，一种电压移转方法，包括配置一第一下拉装置并使其不导通，用以避免一第一单向电流导通装置导通；配置一第二下拉装置并使其导通，用以允许一第二单向电流导通装置导通；以及动态偏压一动态偏压电流源电路，使得该第二单向电流导通装置的一压降被输出至位于该动态偏压电流源电路与该第二单向电流导通装置之间的一第一端点的一电压输出端。根据本发明的实施例，电压移转器可与低电压核心装置被实施，并且不会具有过度电性应力的问题。
图1为显示根据本发明的一实施例所述的系统的方块图。图2为显示根据本发明的一实施例所述的电压移转器方块图。图3为显示根据本发明的一实施例所述的电压移转器电路图。图4为显示根据本发明的另一实施例所述的电压移转器电路图。图5为显示根据本发明的另一实施例所述的电压移转器的电路图。图6为显示根据本发明的另一实施例所述的电压移转器的电路图。图7为显示根据本发明的一实施例所述的电压移转器的结构、功能和/或操作流程图。主要附图标记说明100 系统；105 核心电路区块；110、115、120、125 周边芯片；130、333、430、530、630 电压移转器；205 反相器；210 上拉装置；215 动态偏压电流源电路；220、225、342、340、405、620、625 单向电流导通装置；230、2；35 下拉装置；240 EOS防护电路；310、313、314、320、325 PMOS 装置；330、335 NOMS 装置；344,410 开关；700 流程图；705、710、715 步骤；N1、N2 端点；Vl、Vin、Vddhi、Vddhil、Vddhi2、Vddhi3、Vddhin、Vddlo、Vout 电压。
具体实施例方式本发明的实施例可结合图示作为详细的说明。相对的空间关系术语，例如“较低”、“较高”、“水平”、“垂直”、“在…上方”、“在…下方”、“上”、“下”、“顶端”、“底部”、以及其它衍生的术语等(例如，“水平地”、“向下地”、“朝上地”等等)用以指出附图中所讨论的方向定位。这些相对的空间关系术语仅用以阐述本发明的精神，而非用于限定本发明的装置必须被建构或操作于一特定的方向定位。此外，除非以其他方式特别说明，关于连接、耦接等的相关术语，例如“连接”、“互相连接”等用以指出一装置直接或间接地通过中间结构固定于或连接于另一装置，如同可移动式或坚固地连接。为使本发明的制造、操作方法、目标和优点能更明显易懂，下文特举几个较佳实施例，并配合附图，作详细说明如下。其中本发明所提出的系统将结合图示被讨论。值得注意的是，以下虽详细介绍本发明的系统，但其仅用以说明本发明的精神，并非用以限定本发明的范围，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许的改变与润饰，因此本发明的保护范围应当视随附的权利要求所界定的范围为准。此外，在介绍完系统之后，将接着提供可达成本发明所述的电压移转器的系统流程图范例。实施例图1为显示根据本发明的一实施例所述的系统100的方块图，该系统于一主芯片或一核心电路区块105上具有一电压移转器130。系统100包括主芯片或核心电路区块105，其可以是，例如，中央处理单元(central processingunit, CPU)、图像处理单元(graphic processing unit, GPU) ,M^t^^li (systemon a chip, SoC)
于相同或不同芯片上的特定的元件。虽然称为“主芯片”，但并非用以限定被实施于特定的位置或层级。主芯片或核心电路区块105以及一或多个周边芯片或电路区块110、115、120或125通过适当的电压移转器电路来来回回地接收并传送信号，使得输入与输出信号可分别由对应的接收电路取得，并且使得接收到的信号具有可在接收电路内被操作的电压电平。为了说明起见，芯片105被称为主芯片或核心电路区块。主芯片或核心电路区块105电性耦接至周边芯片或电路区块110、115、120或125，其中周边芯片或电路区块110、115、120或125可分别操作于不同的供应电压和/或逻辑参考电压Vddhil、Vddhi2, Vddhi3以及Vddhin。例如，周边芯片nllO可操作于Vddhin，其中η为正整数。主芯片或核心电路区块105操作于Vddlo，举例而言，Vddlo可为低于周边芯片或电路区块110、115、120或125的操作电压Vddhil-n的一低电压。主芯片或核心电路区块105操作于低电压Vddlo的原因之一为，当周边芯片或电路区块110、115、120或125操作于较高的电压Vddhil、Vddhi2、Vddhi3以及Vddhin时，使用低操作电压的主芯片或核心电路区块105可消耗较少的热。另一个原因为使用不同的操作电压耦接电路，可增加电路的可扩充性，例如，向前或向后再耦接其它电路或装置的可能性。在此情况下，可增加新的周边芯片或电路区块(图未示)，并且可操作于电压Vddlo。新的周边芯片或电路区块可直接耦接至主芯片或核心电路区块105，并且与主芯片或核心电路区块105 —起操作，而一或多个周边芯片或电路区块110、115、120或125则需使用电压移转器130。为了能操作于两个不同的电压电平Vddlo与Vddhi，主芯片或核心电路区块105可包含一或多个电压移转器130，用以将主芯片或核心电路区块105所需的电压电平Vddlo转换成周边芯片或电路区块110、115、120或125的所需的电压电平Vddhi。值得注意的是，虽图1仅显示出一些芯片或电路区块与信号耦接的组合，以及一个电压移转器130，然而本发明当可在其它的配置下具有其它的信号耦接与多个不同的电压移转器130。例如，耦接至周边芯片或电路区块110、115、120与125的Vddhin的信号可具有不同的逻辑电平。为了改善速率与功率耗损的问题，周边芯片或电路区块110、115、120与125操作于低电平输出电压(VOL)(例如，一低逻辑电平电压，其高于电压Vddhi的百分之20)。电压移转器130可提供V0L/V0H至于主芯片或核心电路区块105使用电子元件的周边芯片或电路区块110、115、120与125，并且使用共同模式将电压电平转移于低电源电压领域至高电源电压领域(上述的领域可代表不同芯片或其它电路区块的领域，例如一给定芯片的不同部分)。电压移转器130可提供所需的电压VOL用以将信号电平上移自/至周边芯片或电路区块110、115、120与125，其中周边芯片或电路区块可以是双倍数据率同步动态随机存取存储器(Double Data Rate Synchronous DynamicRandom Access Memory,简称 DDRSDRAM)。根据本发明的实施例，电压移转器130可与低电压核心装置被实施，并且不会具有过度电性应力(Electrical Over Stress，简称EOS)的问题。电压移转器130可提供较大的信号电平转移范围给多个周边芯片或电路区块110、115、120与125，例如从1.0伏特、1.5伏特、1. 8伏特、2. 5伏特或3. 3伏特，并且仍然可在主芯片或核心电路区块105提供VOL和/或VOH至通过一或多个电压移转器130耦接的周边装置。结合图2-图6，以下将更进一步讨论电压移转器130。图2为一高电平方块图，其显示出根据本发明的一实施例所述的电压移转器130，其中电压移转器130可如图1所示耦接于周边芯片或电路区块110、115、120与125以及主芯片105或其它电路区块之间。电压移转器130包含用以接收第一电压(或Vddhi)的一动态偏压电流源电路215、第一与第二单向电流导通装置220与225、第一与第二下拉装置230与235，以及上拉装置210。第一与第二单向电流导通装置220与225耦接至动态偏压电流源电路215。电压移转器130的输出电压通过位于动态偏压电流源电路215与第二单向电流导通装置225之间的第一端点m被耦接。第一与第二下拉装置230与235分别耦接至第一与第二单向电流导通装置220与225。上拉装置210接收第二电压(或Vddlo)，并且耦接至动态偏压电流源电路215以及第一单向电流导通装置220。上拉装置210用以动态偏压该动态偏压电流源电路215，使得当上拉装置210输出第二电压(或Vddlo)至动态偏压电流源电路215，第一下拉装置230不导通而第二下拉装置235导通时，第二单向电流导通装置225的一压降被输出于电压输出端。电压移转器130还包括过度电性应力(EOS)防护电路对0，耦接于第二单向电流导通装置225与第二下拉装置235之间。EOS防护电路240用以预防当动态偏压电流源电路215于电压输出端输出第一电压时，第二下拉装置235上的过度电性应力情形。电压移转器130切换第二下拉装置235为不导通，并且将位于第二单向电流导通装置225与第二下拉装置235之间的第二端点N2偏压至大约等于或小于第二电压的一电压电平，借此预防第二下拉装置235上的过度电性应力情形。电压移转器130还包括反相器205，用以接收第二电压以及电压移转器输入电压(Vin)。反相器205用以根据接收自电压移转器输入电压的高电平电压，借此将上拉装置210导通，并且使得第一下拉装置230不导通。另一方面，反相器205也可用以根据接收自电压移转器输入电压的低电平电压，借此将上拉装置210不导通，并且使得第一下拉装置230导通。图3-图6将进一步介绍反相器205与EOS防护电路M0。图3为显示根据本发明的一实施例所述的电压移转器333电路图，其中电压移转器可以是如图2所示的电压移转器。在此实施例中，如图2所示的动态偏压电流源电路215、第一与第二单向电流导通装置220与225、第一与第二下拉装置230与235分别由PMOS装置313与314、PM0S装置320与325以及NOMS装置330与3；35实施。PMOS装置313与314用以提供电流至PMOS装置320与325以及NOMS装置330与335。PMOS装置320与325的漏极与栅极用以作为允许电流流过的二极管。图2的上拉装置210由PMOS装置310实施，其中PMOS装置310的源极与漏极耦接至Vddlo以及位于POMS装置313与320之间的一端点。当电压移转器的输入电压(Vin)位于逻辑状态1 (或高信号)时，反相器205将高信号反相成为低信号(或状态0)，并且PMOS装置310于其栅极接收低信号，因此PMOS装置330导通。NMOS装置330接收低信号，因此NMOS装置330不导通，其避免电流自PMOS装置313流至二极管形式耦接的PMOS装置320与NMOS装置330。NMOS装置335接收高信号，NMOS装置335因此导通，其可允许电流由PMOS装置314流至二极管形式耦接的PMOS装置325与NMOS装置335。PMOS装置310提供Vddlo至PMOS装置314的栅极，用以动态地偏压PMOS装置314，使得电压Vout具有二极管形式耦接的PMOS装置325的栅极至源极(或漏极至源极)的二极管压降数值。值得注意的是，EOS防护电路240包含第三与第四单向电流导通装置342与340，以及串联耦接的一低开关344。第三与第四单向电流导通装置342与340可由PMOS装置实施，而低开关344可由NMOS装置实施。第三单向电流导通装置342耦接至位于PMOS装置325与NMOS装置335之间的第二端点。当电压移转器的输入电压(Vin)为高信号(S卩，逻辑状态1)时，第三与第四单向电流导通装置342与340与开关344被关闭。当电压移转器的输入电压(Vin)为低信号(即，逻辑状态0)时，反相器205将低信号反相成为高信号(逻辑状态1)，并且PMOS装置310于其栅极接收高信号，因此PMOS装置310不导通。NMOS装置330自反相器205接收高信号，因此NMOS装置330导通，其允许电流自PMOS装置313流经单向电流导通二极管形式耦接的PMOS装置320与NMOS装置330。NMOS装置335自电压移转器的输入电压(Vin)接收低信号，因此NMOS装置335被关闭，其避免电流自PMOS装置314流经NMOS装置335。因此，电压移转器333于第一端点的电压输出具有Vddhi的数值。然而，Vddhi可部分地通过至NMOS装置335的漏极，由于过度电性应力(EOS)，其可造成NMOS装置335崩溃。为了预防EOS，PMOS装置340、342与NMOS装置344根据接收自反相器205的高信号而导通。高信号具有Vddlo的数值，用以导通NMOS装置344，使得通二极管形式耦接的PMOS装置340与342可动态偏压NMOS装置335的漏极至接近Vddlo的电压电平，以避免NMOS装置335在电压移位器的输入电压低(即，接地)时产生的过度电性应力(EOS)问题。换言之，PMOS装置342输出接近Vddlo或更低的电压值至电压移转器333的第二端点，用以避免NMOS装置335上的过度电性应力(EOS)问题。图4为显示根据本发明的另一实施例所述的电压移转器430电路图，其中电压移转器可以是如图2所示的电压移转器。在此实施例中，图4所示的电压移转器430的架构类似于图3所示的电压移转器333的架构。相似的元件以相同的附图标记表示，例如反相器 205,PMOS 装置 310、313、314、320、325、340、342 与 NMOS 装置 330、335 与 344。然而，EOS防护电路240还包括分别与PMOS装置340及NMOS装置344串联耦接的上开关410与第五单向电流导通装置405。上开关410与第五单向电流导通装置405可由PMOS装置实施。PMOS装置410电性耦接至Vddlo与Vin。PMOS装置342耦接于PMOS装置405与340之间。当Vin为低信号时，PMOS装置410切换至导通并且将Vddlo传送至PMOS装置405，以及将低于Vddlo的一电压传送至PMOS装置342，其可当电压移转器输入电压值为低时(即，接地电压)，将低于Vddlo的一电压传送至第二端点。图5为显示根据本发明的另一实施例所述的电压移转器530的电路图，其中一些部分类似于图2所示的电压移转器。在此实施例中，图5所示的电压移转器530的架构类似于图4所示的电压移转器430的架构。相似的元件以相同的附图标记表示，例如反相器 205、PMOS 装置 310、313、314、320、325、410 与 NMOS 装置 330 与 335。然而，EOS 防护电路 240现在不包括PMOS装置340、342、405与NMOS装置；344。PMOS装置410现在耦接至第二端点，并且当电压移转器输入电压值为低时(即，接地电压)，输出近乎Vddlo的数值的电压至第二端点。图6为显示根据本发明的另一实施例所述的电压移转器630的电路图，其中电压移转器可以是如图2所示的电压移转器。在此实施例中，图6所示的电压移转器630的架构类似于图4所示的电压移转器430的架构。相似的元件以相同的附图标记表示，例如反相器 205,PMOS 装置 310、313、314、320、325、340、342、405、410 与 NMOS 装置 330、335 与 344。 然而，电压移转器630更包括分别耦接于PMOS装置320与325以及NMOS装置330与335之间的单向电流导通装置620与625。PMOS装置310用以动态偏压PMOS装置313与314，使得当PMOS装置310输出第二电压至PMOS装置314，NMOS装置330不导通且NMOS装置3；35 导通时，PMOS装置325与625的两个二极管压降输出至电压输出端(或第一输出端)作为 VOL。图7为显示根据本发明的一实施例所述的如图1所示的电压移转器130的结构、 功能和/或操作流程图。流程图700开始于步骤705，配置第一下拉装置230，并使其不导通，用以防止第一单向电流导通装置220导通。于步骤710，配置第二下拉装置235并使其导通，用以允许第二单向电流导通装置225导通。于步骤715，动态偏压一动态偏压电流源电路215，使得第二单向电流导通装置225的压降被输出至位于动态偏压电流源电路215与第二单向电流导通装置225之间的第一端点的电压输出端。对应于步骤705、710与715，当第一下拉装置230导通并且第二下拉装置325不导通时，第一电压输出于电压输出端。另一方面，位于第二单向电流导通装置225与第二下拉装置235之间的第二端点可被偏压，使得当第一电压被输出至电压输出端并且第二下拉装置235不导通时，第二端点可接收到接近第二电压的一数值的电压，用以避免第二下拉装置235上的过度电性应力(EOS)问题。另一方面，于动态偏压该动态偏压电流源电路的步骤715中，可包括当第一下拉装置230不导通并且第二下拉装置235导通时，输出第二单向电流导通装置225与一第三单向电流导通装置625的两个二极管压降至电压输出端。本发明虽以较佳实施例揭示如上，然而其并非用以限定本发明的范围，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许的改变与润饰，因此本发明的保护范围应当视随附的权利要求所界定的范围为准。
权利要求
1.一种电压移转器，包括一动态偏压电流源电路，用以接收一第一电压；一第一与一第二单向电流导通装置，耦接至该动态偏压电流源电路，其中该电压移转器的一电压输出端位于耦接于该动态偏压电流源电路与该第二单向电流导通装置之间的一第一端点；一第一与一第二下拉装置，分别耦接至该第一与第二单向电流导通装置；以及一上拉装置，接收一第二电压，并耦接至该动态偏压电流源电路与该第一单向电流导通装置，该上拉装置用以动态偏压该动态偏压电流源电路，使得当该上拉装置输出该第二电压至该动态偏压电流源电路，该第一下拉装置不导通并且该第二下拉装置导通时，该第二单向电流导通装置的一压降于该电压输出端被输出。
2.如权利要求1所述的电压移转器，其中当该上拉装置不导通，该第一下拉装置导通，以及该第二下拉装置不导通时，该第一电压被输出于该电压输出端。
3.如权利要求2所述的电压移转器，还包括一过度电性应力防护电路，耦接于该第二单向电流导通装置与该第二下拉装置之间，该过度电性应力防护电路用以偏压位于该第二单向电流导通装置与该第二下拉装置之间的一第二端点，使得当该第一电压被输出至该电压输出端并且该第二下拉装置不导通时，该第二端点接收近似于或低于该第二电压的一数值的电压，用以避免该第二下拉装置产生过度电性应力的问题。
4.如权利要求3所述的电压移转器，其中该过度电性应力防护电路包括分别串联耦接在一起的一第三与一第四单向电流导通装置以及一下开关，其中该第三单向电流导通装置耦接至该第二端点，该第三单向电流导通装置输出近似于或低于该第二电压的该数值的电压至该第二端点。
5.如权利要求3所述的电压移转器，其中该过度电性应力防护电路包括分别串联耦接在一起的一上开关、一第三与一第四单向电流导通装置以及一下开关，其中该过度电性应力防护电路还包括耦接于该第三与第四单向电流导通装置之间的一第五单向电流导通装置，其中该第五单向电流导通装置输出低于该第二电压的该数值的电压至该第二端点。
6.如权利要求3所述的电压移转器，其中该过度电性应力防护电路包括一上开关，该上开关的输入耦接至一电压移转器输入端，该上开关输出近似于该第二电压的该数值的电压至该第二端点。
7.如权利要求1所述的电压移转器，还包括分别耦接于该第一与第二单向电流导通装置以及该第一与第二下拉装置之间的一第六与一第七单向电流导通装置。
8.如权利要求7所述的电压移转器，其中该上拉装置用以动态偏压该动态偏压电流源电路，使得当该上拉装置输出该第二电压至该动态偏压电流源电路，该第一下拉装置不导通并且该第二下拉装置导通时，该第二与第七单向电流导通装置的两个二极管压降被输出至该电压输出端。
9.如权利要求1所述的电压移转器，还包括一电压移转器电压输入端以及接收该第二电压的一反相器，当该反相器自该电压移转器电压输入端接收到一高电平电压时，该反相器用以导通该上拉装置，并且关闭该第一下拉装置，以及当该反相器自该电压移转器电压输入端接收到一低电平电压时，该反相器用以关闭该上拉装置，并且导通该第一下拉装置。
10.一种电压移转方法，包括配置一第一下拉装置并使其不导通，用以避免一第一单向电流导通装置导通；配置一第二下拉装置并使其导通，用以允许一第二单向电流导通装置导通；以及动态偏压一动态偏压电流源电路，使得该第二单向电流导通装置的一压降被输出至位于该动态偏压电流源电路与该第二单向电流导通装置之间的一第一端点的一电压输出端。
全文摘要
本发明提供一种电压移转器包括动态偏压电流源电路、第一与第二单向电流导通装置、第一与第二下拉装置以及上拉装置。动态偏压电流源电路接收第一电压。第一与第二单向电流导通装置耦接至动态偏压电流源电路。第一与一第二下拉装置分别耦接至第一与第二单向电流导通装置。上拉装置接收一第二电压，并耦接至动态偏压电流源电路与第一单向电流导通装置，上拉装置用以动态偏压动态偏压电流源电路，使得当上拉装置输出第二电压至动态偏压电流源电路，第一下拉装置不导通并且第二下拉装置导通时，第二单向电流导通装置的一压降于电压输出端被输出。根据本发明的实施例，电压移转器可与低电压核心装置被实施，并且不会具有过度电性应力的问题。
文档编号H02M3/10GK102386764SQ20111003770
公开日2012年3月21日 申请日期2011年2月10日 优先权日2010年8月30日
发明者林志昌, 薛福隆, 陈建宏, 隋彧文 申请人:台湾积体电路制造股份有限公司