专利名称：基于dac技术的新型软启动电路及软启动方法
技术领域：
本发明属于开关电源领域，本发明涉及一种采用DAC(数模转换)技术、为DC-DC 开关电源提供软启动功能的电路。
背景技术：
软启动电路模块是DC-DC开关电源芯片的重要模块。如果没有软启动模块，开关电源电路在上电的过程中，电感中较大的浪涌电流会直接灌入到输出电容中，造成开关电源输出电压的过冲。软启动电路的主要功能就是使DC-DC开关电源芯片在上电的时候，避免了输出电压过冲、造成芯片元器件的损毁。早期的方法是通过用电流源对大电容充电得到斜坡上升的软启动电压，在启动阶段用软启动电压代替基准电压，从而使芯片的输出电压随着软启动电压逐渐上升最终达到稳定值，使开关电源系统稳定地进入正常工作状态， 从而达到软启动的目的。尽管这种方法简单易用，但是需要一个软启动电容来控制软启动时间，该电容往往很大，不能集成在芯片上，这将增加应用面积和应用成本。另一种软启动的方法称为电流限制方法，通过检测DC-DC开关电源中的开关管上的电流并由电流比较电路来限制开关管的电流，消除浪涌。由于电流限制值一般大于工作电流的最大值，电路启动的一开始就以电流限制值工作会造成输出的过冲，因此一般通过阶梯型增加电流限制值的方法来实现电路的软启动。但是这种方法的缺点是要增加电流检测和电流比较电路，不适合于没有电流限制功能的开关电源电路，而且电流限制值的切换往往不是很平稳。文献 Lu Jing, Wu Xiaobo, Shen Xuzhen, Qin Lin, ‘‘On-Chip Soft-start Cell for DC-DC Converter. "Proceedings of the International MultiConference of Engineers and Computer Scientists 2010 Vol II，IMECS 2010, March 17-19，2010，Hong Kong.以及文献罗鹏.采用峰值电流模PWM控制的BOOST型DC-DC转换器的设计[D].西安西安电子科技大学，2010.中提出了两种基于DAC技术软启动电路，其基本原理是首先用分频器将输入的时钟信号进行分频，得到一系列周期不同的数字控制信号，再通过DAC将这些数字信号转化成模拟的基准电压，从而使DC-DC开关电源中的基准电压线性斜坡上升，经过1 步由OV上升到需要的电压值，最后通过一个启动结束信号将软启动电压切换到片内的基准电压，可以有效的抑制DC-DC开关电源启动过程中产生的电感电流过冲并且能够让输出电压稳定上升到额定电压值。这种方法的优点是避免使用大的外接软启动电容，节省了芯片的1/0端口，减少了整体电路PCB面积，并且降低了成本，同时又由于不需要电流限制模块和电流比较器模块，也适用于没有电流限制功能的开关电源电路。但是，这种基于DAC技术的软启动电路只提供一个线性上升的软启动基准电压，并且上升的时间比较长，大约是 1. 5ms到ans，从而造成DC-DC开关电源芯片启动过慢，并且从实际的仿真中可以看出，在软启动过程中输出电压波形也没有完全跟随软启动电压的上升趋势上升，而是再上升到一定值之后一直持平甚至有些下降，这个过程会持续比较长的时间，然后输出电压再继续上升直到需要的电压值，在输出电压持平或者有些下降的过程中，电感电流的平均值会比较小， 使得电感电流有过零的现象，此时整个DC-DC开关电源工作在断续时间导通模式(DCM)下，会造成功率管的漏端电压产生震荡，从而降低了整个电路在软启动阶段的效率，造成能量的损失。为了避免这种软启动的缺陷，需要对软启动电压上升趋势及波形进行分析，重点研究软启动电路对输出电压上升波形和电感电流启动波形的影响，从而需要发明一种能够最利于DC-DC开关电源通过快速稳定的软启动阶段进入正常工作状态的软启动电压电路，它能够最大程度抑制电感电流过冲、控制输出电压稳定和缩短启动时间，并且很大幅度节省电路功耗。
发明内容
为了避免使用大的外接软启动电容以及避免软启动电路的应用受限于具有电流限制功能的开关电源电路，需要采用基于DAC技术的软启动电路，同时为了避免前述传统的基于DAC技术的软启动电路存在的弊端——软启动时间过长、软启动电压直线性增加造成输出电压无法快速稳定上升到需要的工作电压、软启动上升过程中电感电流过零使得电路工作在DCM模式下造成能量损失，需要在传统的电路基础上进行改进，通过采用一种时钟产生模块，在软启动电压上升的不同阶段调节时钟信号的频率，产生不同的软启动电压波形，研究不同软启动电压波形对输出电压和电感电流的影响，最终确定一种能够很好地抑制电感电流过冲和稳定输出电压的软启动电压波形。本发明提出一种基于DAC技术的新型软启动电路，并且产生一种相对的最利于电压模PWM控制Boost型DC-DC变换器的输出电压快速稳定的软启动电压波形。本发明提出的基于DAC技术的新型软启动电路包括时钟产生模块、数字信号产生器、二进制开关、R-2R梯形电阻网络以及软启动结束控制模块。所述的时钟产生模块与数字信号产生器相连接，是在三个输入控制信号 Controll、Control2、Control3的控制下，将输入的具有频率一定的时钟信号CLK在启动过程的不同阶段内，转化成频率随启动阶段不同而不同的时钟信号New-type Clock，输入到数字信号产生模块的fsl端。所述的数字信号产生器与时钟产生模块、二进制开关、软启动结束控制模块相连， 将从时钟产生模块产生的时钟信号New-typeClock，即fsl通过7个二分频的D触发器链进行分频，得到控制二进制开关需要的数字信号(D01 D07的Q输出端)，同时选择D触发器链的三个输出信号(D05、D06、D07的Q输出端)，将这三个反馈信号作为时钟产生模块的输入控制信号Controll、Control2, Control3，并且将D触发器链最后一级输出信号(D08的 Q输出端)输入到软启动结束控制模块作为整个软启动过程的结束信号。所述的二进制开关(SW01 SW07)与数字信号产生器、R_2R梯形电阻网络相连， 在数字信号产生器输出信号(D01 D08的Q输出端)的控制下，决定R-2R梯形电阻网络中电阻的连接方式，进而决定R-2R梯形电阻网络的电阻值。所述的R-2R梯形电阻网络与二进制开关相连，完成将数字信号转换为模拟电压的过程。所述的软启动结束控制模块与数字信号产生器相连，将数字信号产生器中最后一级输出信号(D08的Q输出端)作为整个软启动过程的结束信号，通过软启动结束控制模块，将软启动电压Vs。ft切换成基准电压Vkef，完成软启动过程。所述的时钟产生模块包括输入端口 CLK端、Res端、Controll端、Contro 12端、Control3 端以及输出端口 New-type Clock 端。其中 Controll 端、Control2 端、Control3 端分别与数字信号产生器中D触发器D05、D06、D07的Q端相连；New-type Clock端与数字信号产生器中fsl相连。所述的数字信号产生器包括输入端口 Res端和New-type Clock端以及输出端口 D 触发器DOl D08的Q端。其中New-type Clock端与时钟产生模块中的fsl相连；DOl D07的Q端与二进制开关(SW01 SW07)的EN端连接。D触发器D08的Q端连接到软启动结束控制模块。所述的二进制开关包括SWOl SW07的EN端、X端、Y端。其中，EN端连接数字信号产生器中D触发器DOl D07的Q端，X端连接R-2R梯形电阻网络中2R电阻的一端。本发明设计的基于DAC技术的新型软启动电路，通过采用一种新型时钟信号产生模块，生成了上升趋势由缓到陡、再由陡到缓的软启动电压。本发明在节约能源、抑制过冲、 控制系统稳定、提高启动速度方面，都有着杰出的表现。作为电源管理IC中的一部分，本发明基于DAC技术，通过采用一种时钟产生模块，生成了上升趋势由缓到陡、再由陡到缓的软启动电压。本发明数字部分电路静态电流为零，整体功耗控制在2nW以内，大大节省能源， 顺应发展需要。本发明在软启动过程中将电感电流上电过冲抑制在1. 3A以内，满足系统要求；输出电压上升过程稳定，避免了震荡的出现，快速而稳定地达到需要的电压值；并且最大程度的缩短了电源管理IC在启动阶段的响应时间，将其控制在200μ s以内。大大提高了整个系统的响应速度，使电路更加适应高速度的工作环境。
图1为新型软启动电路整体结构框图；其中1为时钟产生模块；2为数字信号产生器；3为二进制开关；4为R-2R梯形电阻网络；5为软启动结束控制模块。图2为图1中数字信号产生器的原理图；图3(a)为图1中二进制开关的原理图，(b)为二进制开关的电路符号；图4为图1中R-2R梯形网络电流型DAC电路图；图5为图1中时钟产生模块电路原理图；图6为新型软启动电压波形的仿真结果图；图7为带有新型软启动电路的DC-DC变换器的仿真结果图；图8为改进后的新型软启动电压波形图；图9为带有改进后新型软启动电路的DC-DC变换器的仿真结果图；图10为测试得到的新型软启动电压输出波形图；图11为测试得到的新型软启动电路为电压模Boost DC-DC变换器提供软启动功能的波形图。
具体实施例方式下面结合附图对本发明做进一步详细描述参见图1所示，本发明的一种基于DAC技术的新型软启动电路，包括时钟产生模块、数字信号产生器、二进制开关、R-2R梯形电阻网络以及软启动结束控制模块；所述的时钟产生模块与数字信号产生器相连接，是在三个输入控制信号Controll、Control, Control3的控制下，将输入的具有频率一定的时钟信号CLK在启动阶段的不同时间段内， 转化成频率随启动阶段不同而不同的时钟信号New-type Clock，输入到数字信号产生模块的fsl端；所述的数字信号产生器与时钟产生模块、二进制开关、软启动结束控制模块相连，将从时钟产生模块产生的时钟信号New-type Clock,即fsl通过7个二分频的D触发器链进行分频，得到控制二进制开关需要的数字信号(D01 D07的Q输出端)，同时选择D 触发器链的三个输出信号(D05、D06、D07的Q输出端)进行反馈，作为时钟产生模块的输入控制信号Control 1、Control2, Control3,并且将D触发器链最后一级输出信号(D08的 Q输出端)输入到软启动结束控制模块作为整个软启动过程的结束信号；所述的二进制开关(SW01 SW07)与数字信号产生器、R-2R梯形电阻网络相连，在数字信号产生器输出信号(D01 D08的Q输出端)的控制下，决定R-2R梯形电阻网络中电阻的连接方式，进而决定R-2R梯形电阻网络的电阻值；所述的R-2R梯形电阻网络与二进制开关相连，完成将数字信号转换为模拟电压的过程；所述的软启动结束控制模块与数字信号产生器相连，将数字信号产生器中最后一级输出信号(D08的Q输出端)输入到软启动结束控制模块，作为整个软启动过程的结束信号，将软启动电压Vs。ft切换成基准电压Vkef，完成软启动过程。其中数字信号产生器，图2所示，是由上升沿触发带清零功能的D触发器DOl D07组成。‘信号通过D触发器链DOl D07依次对fSl信号二分频。经过7个二分频的 D触发器分频后在D07的Q输出端得到周期为128/fsl的方波信号。在芯片上电之后，电路的使能信号Res对模块中的D触发器清零。然后输入的fsl信号经过分频后，就可以得到控制软启动波形需要的b1;b2，...，b7七位数字信号，bi b7在每一个时钟的上升沿发生跳变， 随时间顺序由0000000，0000001，最终变化到1111111。每一路数字信号用于控制一个二进制开关。同时将数字信号b5 b7进行反馈，作为控制信号Control 1、Control〗、Contro 13 输入到时钟产生模块中多路选择器的控制端。二进制开关原理图，如图3所示。其中图3(a)为内部原理图。图1中的七位二进制开关分别为SW01，SW02, ... , SW07，二进制开关是由传输门、反相器和NMOS管组成，在使能端EN的控制下，使输出端Y在X和GND之间进行选通。图3(b)为设计的二进制开关的电路符号。R-2R梯形电阻网络实现将数字信号转换为模拟信号的过程。如图4所示，R-2R梯形电阻网络由R和2R两种成比例的电阻组成。使得当电流从左边的2R电阻流向最右边的垂直的2R电阻时，每经过一个2R电阻电流减小一半。因此流过这些2R电阻的电流可以表示为
权利要求
1.一种基于DAC技术的新型软启动电路，其特征在于包括时钟产生模块、数字信号产生器、二进制开关、R-2R梯形电阻网络以及软启动结束控制模块；所述的数字信号产生器与时钟产生模块、二进制开关和软启动结束控制模块相连；所述的时钟产生模块与数字信号产生器相连接；所述的二进制开关与数字信号产生器、R-2R梯形电阻网络相连；所述的 R-2R梯形电阻网络与二进制开关相连；所述的软启动结束控制模块与数字信号产生器相连；所述的时钟产生模块包括输入端口 CLK端、Res端、Controll端、Control2端、Control3 端以及输出端口 New-type Clock端，其中Controll端、Control2端、Control3端分别与数字信号产生器中D触发器D05、D06、D07的Q端相连，New-type Clock端与数字信号产生器中fsl端相连。
2.如权利要求1所述基于DAC技术的新型软启动电路，其特征在于所述的时钟产生模块与数字信号产生器相连接，是在三个输入控制信号Controll、Control〗、Contro 13的控制下，将输入的具有一定频率的时钟信号CLK在启动阶段的不同时间段内，转化成频率随启动阶段不同而不同的时钟信号New-type Clock，输入到数字信号产生模块的fsl端。
3.如权利要求1所述基于DAC技术的新型软启动电路，其特征在于所述的数字信号产生器与时钟产生模块、二进制开关、软启动结束控制模块相连，将从时钟产生模块输入的时钟信号New-type Clock,即fsl通过7个二分频的D触发器链进行分频，在DOl D07的 Q输出端得到控制二进制开关需要的数字信号，同时在D05、D06、D07的Q输出端选择D触发器链的三个输出信号作为时钟产生模块的输入控制信号Contro 11、Contro 12、Contro 13， 并且将D08的Q输出端输出信号输入到软启动结束控制模块，作为整个软启动过程的结束信号。
4.如权利要求1所述基于DAC技术的新型软启动电路，其特征在于所述的数字信号产生器包括输入端口 Res端和New-type Clock端以及输出端口 D触发器DOl D08的Q 端，其中New-type Clock端与时钟产生模块中的fsl相连；DOl D07的Q端与二进制开关的EN端连接，D触发器D08的Q端连接到软启动结束控制模块。
5.如权利要求1所述基于DAC技术的新型软启动电路，其特征在于所述的二进制开关包括SWOl SW07的EN端、X端、Y端，其中，EN端连接数字信号产生器中D触发器DOl D07的Q端，X端连接R-2R梯形电阻网络中2R电阻的一端。
6.基于权利要求1所述电路的软启动方法，其特征在于包括时钟产生模块、数字信号产生器、二进制开关、R-2R梯形电阻网络以及软启动结束控制模块；所述的时钟产生模块与数字信号产生器相连接，是在三个输入控制信号 Contro 1UContro 12,Contro 13的控制下，将输入的具有频率一定的时钟信号CLK在启动阶段的不同时间段内，转化成频率随启动阶段不同而不同的时钟信号New-type Clock，输入到数字信号产生模块的fsl端；所述的数字信号产生器与时钟产生模块、二进制开关、软启动结束控制模块相连，将从时钟产生模块输入的时钟信号fsl通过7个二分频的D触发器链进行分频，得到控制二进制开关需要的数字信号，同时选择D触发器链的三个输出信号作为时钟产生模块的输入控制信号Control l、C0ntr012、C0ntr013，并且将D触发器链最后一级输出信号输入到软启动结束控制模块，作为整个软启动过程的结束信号；所述的二进制开关与数字信号产生器、R-2R梯形电阻网络相连，在数字信号产生器输出信号的控制下， 决定R-2R梯形电阻网络中电阻的连接方式，进而决定R-2R梯形电阻网络的电阻值；所述的R-2R梯形电阻网络与二进制开关相连，完成将数字信号转换为模拟电压的过程；所述的软启动结束控制模块与数字信号产生器相连，将数字信号产生器中最后一级输出信号作为整个软启动过程的结束信号，将软启动电压Vsoft切换成VREF，完成软启动过程。
7.如权利要求6所述电路的软启动方法，其特征在于所述的时钟产生模块与数字信号产生器相连接，是在三个输入控制信号Controll、 Control2, Control3的控制下，将输入的具有频率一定的时钟信号CLK在启动阶段的不同时间段内，转化成频率随启动时间段不同而不同的时钟信号New-type Cloc，输入到数字信号产生模块的fsl端；所述的数字信号产生器与时钟产生模块、二进制开关、软启动结束控制模块相连，将从时钟产生模块输入的时钟信号fsl通过7个二分频的D触发器链进行分频，得到控制二进制开关需要的数字信号，同时选择D触发器链的三个输出信号，作为时钟产生模块的输入控制信号Controll、Control2, Control3，并且将D触发器链最后一级输出信号，输入到软启动结束控制模块，作为整个软启动过程的结束信号；所述的二进制开关；与数字信号产生器、R-2R梯形电阻网络相连，在数字信号产生器输出信号的控制下，决定R-2R梯形电阻网络中电阻的连接方式，进而决定R-2R梯形电阻网络的电阻值；所述的R-2R梯形电阻网络与二进制开关相连，完成将数字信号转换为模拟电压的过程；所述的软启动结束控制模块与数字信号产生器相连，将数字信号产生器中最后一级输出信号，作为整个软启动过程的结束信号，将软启动电压Vsoft切换成VREF，完成软启动过程；所述的时钟产生模块包括输入端口 CLK端、Res端、Contro 11端、Contro 12端、Contro 13 端以及输出端口 New-type Clock端，其中Controll端、Control2端、Control3端分别与数字信号产生器中D触发器D05、D06、D07的Q端相连；New-type Clock端与数字信号产生器中同名端New-type Clock相连；所述的数字信号产生器包括输入端口 Res端和New-type Clock端以及输出端口 D触发器DOl D08的Q端。其中New-type Clock端与时钟产生模块中的fsl端相连；DOl D07的Q端与二进制开关的EN端连接，D触发器D08的Q端连接到软启动结束控制模块； 所述的二进制开关包括SWOl SW07的EN端、X端、Y端。其中，EN端连接数字信号产生器中D触发器DOl D07的Q端，X端连接R-2R梯形电阻网络中2R电阻的一端。
全文摘要
本发明公开了一种基于DAC技术的新型软启动电路及软启动方法，软启动电路包括时钟产生模块、数字信号产生器、二进制开关、R-2R梯形电阻网络以及软启动结束控制模块。本发明基于DAC技术，通过采用一种时钟产生模块，生成了上升趋势由缓到陡、再由陡到缓的软启动电压。本发明的数字部分电路静态电流为零，整体功耗控制在2nW以内，大大节省能源，顺应发展需要。本发明在软启动过程中将电感电流上电过冲抑制在1.3A以内，满足系统要求；输出电压上升过程稳定，避免了震荡的出现，快速而稳定的达到需要的电压值；并且最大程度的缩短了电源管理IC在启动阶段的响应时间，将其控制在200μs左右。大大提高了整个系统的响应速度，使电路更加适应高速度的工作环境。
文档编号H02M1/36GK102290974SQ20111023783
公开日2011年12月21日 申请日期2011年8月18日 优先权日2011年8月18日
发明者宋焱, 王盈菡, 王艳, 耿莉, 范世全 申请人:西安交通大学