专利名称：一种电源模块和供电系统的制作方法
技术领域：
本实用新型涉及集成电路(IC，Integrated Circuit)技术领域，尤其涉及一种具有双重过流点的电源模块和供电系统。
背景技术：
由于目前通讯专用的大型IC，如中央处理器(CPU，Central Processing Unit)、数字信号处理(DSP，Digital Signal I^rocessor)等器件的晶体管数量越来越多，由晶体管数量决定的芯片供电电压(VCC)和地(GND)之间的等效阻抗也越来越小，部分芯片甚至可以达到1欧姆(Ω)左右；器件电源和地之间的寄生电容也越来越大。另外，随着器件运行频率的增加，这些器件所消耗的静态电流以及动态电流也呈急速上升的趋势，大型芯片核心(Core)电源的目标阻抗达到10毫欧(πιΩ)的情况已经比较常见，为了满足如此低的目标阻抗，芯片的去耦电容数量也达到了新高，比如某常用的 DSP芯片要求芯片侧和电源侧总共要达到3000微法(μ F)的电容量。以上这两个因素造成了在器件上电的一瞬间，将会有很大的浪涌电流产生。而在器件上电过程结束后，器件所需要的电流却会保持在一个比较低的水平。如图1所示，图1 为大型IC芯片上电及正常工作的电流曲线示意图，在TO时间芯片的电压开始爬升，在Tl 时间产生了浪涌电流的峰值Il ；在Τ2时间开始加载IC芯片的配置程序，所需电流有所增加；在Τ3时间配置程序加载完成，芯片开始正常运行，此时电流需求为12。根据工程经验， Il 一般会是12的两倍以上。为了保证用电芯片的正常上电和工作，其器件手册(Datasheet) —般会保守的要求按照较大的浪涌电流值Il来选取电源模块，而器件正常工作的电流12往往在浪涌电流 Il的一半以下。由于电源的体积和成本是和输出电流(功率)成正比的，这样就造成了整个系统的空间以及成本的浪费。目前的电源模块过流点只有一个固定的值，而不能做更灵活的配置，这样在应用过程中就存在很大的限制，只能按照用电芯片的浪涌电流值Ii来选取电源模块，这会造成空间和成本的浪费。比如某电源模块，其最大输出电流为30A，过流点设置为55A，在应用该电源模块的过程中如果用电芯片的浪涌电流达到了 60A，那么就只有选择更大功率和体积的电源模块。
实用新型内容有鉴于此，本实用新型的主要目的在于提供一种电源模块和供电系统，以解决高密度IC芯片的供电模块成本高、占用空间大的问题。为达到上述目的，本实用新型的技术方案是这样实现的本实用新型提供了一种电源模块，包括金氧半场效晶体管(MOSFET)、第一比较器、第二比较器和比较器输出控制组件，其中，所述第一比较器和第二比较器的正输入端分别连接所述MOSFET的漏极，负输入端分别连接所述MOSFET的源极，或者，所述第一比较器和第二比较器的正输入端分别连接所述MOSFET的源极，负输入端分别连接所述MOSFET的漏极；所述第一比较器的负输入端插入第一电压基准，第二比较器的负输入端插入第二电压基准；所述第一比较器和第二比较器的输出端分别连接所述比较器输出控制组件的输入端。所述比较器输出控制组件包括延时电路、三态缓冲器和反向三态缓冲器，其中，所述延时电路分别连接所述三态缓冲器和反向三态缓冲器的控制端，所述反向三态缓冲器的输入端连接所述第一比较器的输出端，所述三态缓冲器的输入端连接所述第二比较器的输出端。所述三态缓冲器和反向三态缓冲器的输出端分别连接所述电源模块供电的用电
-H-· I I心片。所述延时电路包括相互连接的计时组件和输出信号控制组件，所述输出信号控制组件的输出端连接所述三态缓冲器和反向三态缓冲器的控制端。所述MOSFET 为 N 型 MOSFET 或 P 型 MOSFET。本实用新型还提供了一种供电系统，该系统包括相互连接的电源模块和用电芯片，其中，所述电源模块包括金氧半场效晶体管(MOSFET)、第一比较器、第二比较器和比较器输出控制组件；所述第一比较器和第二比较器的正输入端分别连接所述MOSFET的漏极，负输入端分别连接所述MOSFET的源极，或者，所述第一比较器和第二比较器的正输入端分别连接所述MOSFET的源极，负输入端分别连接所述MOSFET的漏极；所述第一比较器的负输入端插入第一电压基准，第二比较器的负输入端插入第二电压基准；所述第一比较器和第二比较器的输出端分别连接所述比较器输出控制组件的输入端。所述比较器输出控制组件包括延时电路、三态缓冲器和反向三态缓冲器，其中，所述延时电路分别连接所述三态缓冲器和反向三态缓冲器的控制端，所述反向三态缓冲器的输入端连接所述第一比较器的输出端，所述三态缓冲器的输入端连接所述第二比较器的输出端；所述三态缓冲器和反向三态缓冲器的输出端分别连接所述用电芯片。所述延时电路包括相互连接的计时组件和输出信号控制组件，所述输出信号控制组件的输出端连接所述三态缓冲器和反向三态缓冲器的控制端。所述MOSFET 为 N 型 MOSFET 或 P 型 MOSFET。本实用新型所提供的一种电源模块和供电系统，其电源模块具有双过流点，在电源模块上电后首先采用较高的过流点进行过流保护，在经过一定的保持时间后，采用较低的过流点进行过流保护，这可以有效降低大型IC芯片对于电源模块输出电流(或功率)的要求，从而降低电子系统中电源模块所占用的成本和空间。
[0028]图1为现有技术中大型IC芯片上电及正常工作的电流曲线示意图；图2为本实用新型实施例中供电系统的结构示意图；图3为本实用新型实施例中的过流保护示意图；图4为本实用新型实施例中电源模块的结构示意图。
具体实施方式
以下结合附图和具体实施例对本实用新型的技术方案进一步详细阐述。为解决现有技术中高密度IC芯片的供电模块成本高、占用空间大的问题，本实用新型旨在使用具有双过流点的电源模块为用电芯片进行供电，如图2所示，本实用新型的供电系统包括相互连接的电源模块10和用电芯片20，其中，VCC表示电源输出端，GND表示电源输出的回流路径。其中，电源模块10具有双过流点，本实用新型的实施例中用OCl和 0C2分别表示这两个不同的过流点，电源模块10的内部结构将在后续进行详细说明。在电源模块10上电后首先采用较高的过流点OCl进行过流保护，在经过一定的保持时间T后，则切换到较低的过流点0C2进行过流保护，基于此，电源模块10所实现的工作过程具体为电源模块10的输入端上电后，首先起作用的过流保护点为OCl，此过流点比0C2的保护点高，OCl可以设置为0C2的至少两倍，或者根据实际需要进行设置；设置此过流点的目的是为了容忍用电芯片的浪涌电流，使电源模块10不至于进入过流保护状态；在经过了一定的保持时间T后，电源模块10的过点由OCl切换为0C2，0C2，0C2作为通常意义上的电源模块10的过流点，起到在电源模块10工作过程中进行短路保护的作用。如图3所示，图3为本实用新型实施例中的过流保护示意图，可以看出，在电源模块10上电后的开始一段时间内，过流点设置为0C1，可以容忍用电芯片的浪涌电流II，使电源模块10在该段时间内不至于进入过流保护状态；在经过了一定的保持时间T后，过流点设置为0C2，用于在电源模块10工作过程中进行短路保护。举例说明如下现有技术中的某电源模块，其最大输出电流为30A，过流点设置为 55A(即只有一个过流点)；采用本实用新型的电源模块，其具有双过流点，其中OCl设置为 90A, 0C2设置为55A ；则如果用电芯片的浪涌电流达到了 60A，那么现有技术中只能选择更大输出电流(或功率)的电源模块(即过流点设置为55A的电源模块已不再满足要求)，而本实用新型的上述电源模块，则仍然满足要求，无需选取更大输出电流(或功率)的电源模块，这样就有效降低了电源模块在系统中所占的成本和空间，同时满足了用电芯片对于电流的需求。本实用新型的电源模块，其内部结构如图4所示，主要包括金属氧化层半导体场效晶体管(M0SFET，也称金氧半场效晶体管)101、第一比较器102、第二比较器103和比较器输出控制组件。其中，MOSFET 101为N型MOSFET或P型M0SFET，利用电流流过MOSFET 101时在其寄生电阻(RDQ上产生的压降来检测电流的大小，RDS上的压降和流过的电流成正比，第一比较器102和第二比较器103的正输入端分别连接MOSFET 101的漏极，负输入端分别连接MOSFET 101的源极，或者，第一比较器102和第二比较器103的正输入端分别连接MOSFET 101的源极，负输入端分别连接MOSFET 101的漏极；[0040]第一比较器102的负输入端插入第一电压基准(Vl)，第二比较器103的负输入端插入第二电压基准(M)；第一比较器102和第二比较器103的输出端分别连接比较器输出控制组件的输入端。当流过MOSFET 101的电流逐渐增大，以至于MOSFET 101两端的压降大于电压基准的稳压值时，比较器会输出高电平，指示有过流发生。需要说明的是，电压基准可以采用普通的参考基准，也可以使用高精度带隙基准， 插入电压基准的具体方式为将参考电压引入比较器的负输入端即可。如图4所示，Vl和V2分别插入到第一比较器102和第二比较器103的负输入端， 通过调整Vl和V2的电压值，与RDS配合可以设置两个过流点OCl和0C2，即OCl = Vl/RDS, 0C2 = V2/RDS进一步的，比较器输出控制组件包括延时电路104、三态缓冲器(BUFFER) 105和反向三态缓冲器106，其中，延时电路104分别连接三态缓冲器105和反向三态缓冲器106 的控制端，反向三态缓冲器106的输入端连接第一比较器102的输出端，三态缓冲器105的输入端连接第二比较器103的输出端；三态缓冲器105和反向三态缓冲器106的输出端分别连接电源模块供电的用电芯片。较佳的，延时电路可进一步包括相互连接的计时组件和输出信号控制组件(图中未示出)，所述输出信号控制组件的输出端连接三态缓冲器105和反向三态缓冲器106的控制端。当电源模块的输入电压达到欠压保护(UVLO)点时，延时电路104开始计时，且此时延时电路104输出为低电平，这样经过反向三态缓冲器106使能为高电平，而经过三态缓冲器105使能为低电平；此时，第一比较器102的输出信号可以有效输出到用电芯片的使能端，而第二比较器103的输出信号无法有效输出到用电芯片的使能端，电源模块的过流点为 OCl ；当延时电路104的计时时间达到时，其输出为高电平，这样经过反向三态缓冲器 106使能为低电平，而经过三态缓冲器105使能为高电平；此时，第二比较器103的输出信号可以有效输出到用电芯片的使能端，而第一比较器102的输出信号无法有效输出到用电芯片的使能端，电源模块的过流点为0C2。需要说明的是，本实用新型实施例中的保持时间T可以固定设置为一个值，当然也可以通过RC延时电路或其他装置进行外部设置。另外，本实用新型的实施例还存在一种替代方案，即从电源模块上电到T的这个时间段，也就是原本由OCl起过流保护作用的时间段不设置过流保护，在T时间段以后设置过流点为0C2，这也可以达到与上述实施例相同的效果。不设置过流保护也可以理解为OCl 设置为无穷大或足够大(满足实际应用中的浪涌电流需要即可)，在具体实现上，可以通过调整Vl的值、或者直接断开第一比较器102的负输入端与MOSFET 101之间的连接、或者直接断开第一比较器102的正输入端与MOSFET 101之间的连接，来实现。综上所述，本实用新型可以有效降低大型IC芯片对于电源模块输出电流(或功率)的要求，从而降低电子系统中电源模块所占用的成本和空间。以上所述，仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。
权利要求1.一种电源模块，其特征在于，包括金氧半场效晶体管(MOSFET)、第一比较器、第二比较器和比较器输出控制组件，其中，所述第一比较器和第二比较器的正输入端分别连接所述MOSFET的漏极，负输入端分别连接所述MOSFET的源极，或者，所述第一比较器和第二比较器的正输入端分别连接所述 MOSFET的源极，负输入端分别连接所述MOSFET的漏极；所述第一比较器的负输入端插入第一电压基准，第二比较器的负输入端插入第二电压基准；所述第一比较器和第二比较器的输出端分别连接所述比较器输出控制组件的输入端。
2.根据权利要求1所述电源模块，其特征在于，所述比较器输出控制组件包括延时电路、三态缓冲器和反向三态缓冲器，其中，所述延时电路分别连接所述三态缓冲器和反向三态缓冲器的控制端，所述反向三态缓冲器的输入端连接所述第一比较器的输出端，所述三态缓冲器的输入端连接所述第二比较器的输出端。
3.根据权利要求2所述电源模块，其特征在于，所述三态缓冲器和反向三态缓冲器的输出端分别连接所述电源模块供电的用电芯片。
4.根据权利要求2或3所述电源模块，其特征在于，所述延时电路包括相互连接的计时组件和输出信号控制组件，所述输出信号控制组件的输出端连接所述三态缓冲器和反向三态缓冲器的控制端。
5.根据权利要求1、2或3所述电源模块，其特征在于，所述MOSFET为N型MOSFET或P 型 MOSFET。
6.一种供电系统，其特征在于，该系统包括相互连接的电源模块和用电芯片，其中，所述电源模块包括金氧半场效晶体管(MOSFET)、第一比较器、第二比较器和比较器输出控制组件；所述第一比较器和第二比较器的正输入端分别连接所述MOSFET的漏极，负输入端分别连接所述MOSFET的源极，或者，所述第一比较器和第二比较器的正输入端分别连接所述 MOSFET的源极，负输入端分别连接所述MOSFET的漏极；所述第一比较器的负输入端插入第一电压基准，第二比较器的负输入端插入第二电压基准；所述第一比较器和第二比较器的输出端分别连接所述比较器输出控制组件的输入端。
7.根据权利要求6所述供电系统，其特征在于，所述比较器输出控制组件包括延时电路、三态缓冲器和反向三态缓冲器，其中，所述延时电路分别连接所述三态缓冲器和反向三态缓冲器的控制端，所述反向三态缓冲器的输入端连接所述第一比较器的输出端，所述三态缓冲器的输入端连接所述第二比较器的输出端；所述三态缓冲器和反向三态缓冲器的输出端分别连接所述用电芯片。
8.根据权利要求7所述供电系统，其特征在于，所述延时电路包括相互连接的计时组件和输出信号控制组件，所述输出信号控制组件的输出端连接所述三态缓冲器和反向三态缓冲器的控制端。
9.根据权利要求6、7或8所述供电系统，其特征在于，所述MOSFET为N型MOSFET或P型 MOSFET。
专利摘要本实用新型公开了一种电源模块和供电系统，电源模块包括金氧半场效晶体管(MOSFET)、第一比较器、第二比较器和比较器输出控制组件，第一比较器和第二比较器的正输入端分别连接MOSFET的漏极，负输入端分别连接MOSFET的源极，或，第一比较器和第二比较器的正输入端分别连接MOSFET的源极，负输入端分别连接MOSFET的漏极；第一比较器的负输入端插入第一电压基准，第二比较器的负输入端插入第二电压基准；第一比较器和第二比较器的输出端分别连接比较器输出控制组件的输入端。通过本实用新型，能有效降低大型集成电路(IC)芯片对于电源模块输出电流(或功率)的要求，降低电子系统中电源模块所占用的成本和空间。
文档编号H02M1/32GK202160100SQ20112025984
公开日2012年3月7日 申请日期2011年7月21日 优先权日2011年7月21日
发明者刘瑞 申请人:中兴通讯股份有限公司