专利名称：自适应恒定导通时间控制电路的制作方法
技术领域：
本发明属于电源技术领域，具体涉及开关调整器中的导通时间控制电路的设计。
背景技术：
开关调整器目前有很多种控制方式，最为普遍的是电压模式控制和电流模式控制，这两种控制方式都是通过误差放大器EA放大检测到的输出电压与基准电压的差值，来调整系统的占空比D进而调整输出电压。这两种控制方式都需要加入补偿网路，才能使系统稳定工作，尤其是电流模式控制，在占空比D>0. 5时，还需要加入额外的斜坡补偿电路，才能避免产生次谐波震荡。这些电路的加入增加了控制电路的复杂度，扩大了控制芯片面积，提升了整体成本；同时这两种控制方式的瞬态响应速度受环路带宽的限制。另外由于Nyquist定理和其它因素的限制，环路带宽通常无法做的很大，所以这两种控制方式具有较慢的瞬态响应速度。
现有的Cot (Constant-on-time)控制模式的开关调整器的电路框图如图I所示，Ton定时器电路100、逻辑电路200、驱动电路300、最小关断时间定时器电路400、反馈电路500、电感电流过零检测电路600、开关电路700和输出电路800。采用Cot控制模式的开关调整器工作在CCM模式下时，系统的工作频率是随输入电压Vin变化的，可以从如下的推导过程看出D=-^-
in
C^V
一 I T — IREF 2Ion ----/':u. = JTl * —irp^
KREF 2可以看出，采用Cot控制模式的开关调整器在CCM模式下，开关频率是随输入电压Vin呈现反比例函数变化的，从图4的波形图中也验证了这一点，工作频率随输入电压变化的问题，使得开关调整器的EMI (Electro Magnetic Interference)变得很难处理,加大了输出滤波器的设计难度；其次Cot控制模式的开关调整器，必须要等到输出电压有相应的变化之后才通过环路的调节，减小了开关调整器的占空比。
发明内容
本发明的目的是为了解决上述Cot控制模式的开关调整器存在的工作频率随输入电压变化的问题，提出了一种自适应恒定导通时间控制电路。本发明的技术方案是一种自适应恒定导通时间控制电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一运算放大器、第一比较器、第一容抗单元、第一电阻单元和开关单元，其中第一电阻单元的第一端子与输入电压相连接，第一电阻单元的第二端子与第一运算放大器的正向输入端相连，第一运算放大器的反向输入端连接外部的第一基准源；第一晶体管的控制极和第二晶体管的控制极均与第一运算放大器的输出端相连接，第一晶体管的低电位导通极、第二晶体管的低电位导通极耦合于地电位，第一晶体管的高电位导通极与第一电阻单元的第二端子相连；第三晶体管的高电位导通极、第四晶体管的高电位导通极与外部的电源电压相连，第三晶体管的控制极、第四晶体管的控制极、第三晶体管的低电位导通极和第二晶体管的高电位导通极连接在一起；第四晶体管的低电位导通极与第一比较器的反向输入端和相连，第一比较器的正向输入端连接外部的第二基准源，第一比较器的输出端作为所述自适应恒定导通时间控制器的输出端；
第一容抗单元和开关单元并接于第四晶体管的低电位导通极和地电位之间，开关单元的控制端子作为所述自适应恒定导通时间控制器的控制端。需要说明的是这高电位导通极可以这样理解，对于N型M0SFET，具体指代其漏极；对于N型BJT的功率器件，具体指代其集电极，对于P型M0SFET，具体指代其源极；对于P型BJT的功率器件，具体指代其发射极。这低电位导通极可以这样理解，对于N型M0SFET，具体指代其源极；对于N型BJT，具体指代其发射极，对于P型M0SFET，具体指代其漏极；对于P型BJT，具体指代其集电极。本发明的有益效果本发明的自适应恒定导通时间控制电路克服了传统Cot控制电路的工作频率随输入电压变化的问题，实现了 CCM状态下的准恒定工作频率，在DCM状态下式通过降低工作频率减少功率管的开关动作，降低开关损耗，提高轻载下变换器的效率，能够实现全负载段的高效率；将本发明的导通时间控制电路应用于开关调整器中，具有控制结构简单、负载瞬态响应快速、全负载范围内转换效率高、自稳定、频率集中等优点，本发明的自适应恒定导通时间控制电路适合于各种DC-DC拓扑结构，能够简化DC-DC变换器的控制系统，提高转换效率，降低系统EMI设计难度。
图I为采用Cot控制模式的开关调整器结构示意图。图2为本发明实施例中的自适应恒定导通时间控制电路结构示意图。图3为Acot控制模式的开关调整器的结构示意图。图4为Acot控制模式与Cot控制模式的开关调整器开关频率随Vin的变化。图5为Acot控制模式的开关调整器工作在CCM模式下的波形。图6 (a)为Acot控制模式的开关调整器工作在DCM模式下的波形。图6 (b)为DCM模式下的波形的局部放大图。图7(a)为Acot控制模式开关调整器负载电流从轻载跳变为重载的负载瞬态响应。图7(b)为Acot控制模式开关调整器负载电流从重载跳变为情载的负载瞬态响应。图8(a)为Acot控制模式开关调整器电源电压从低电平跳变为高电平的线性瞬态响应。
图8(b)为Acot控制模式开关调整器电源电压从高电平跳变为低电平的线性瞬态响应。附图标记说明1000n time定时器电路、100'自适应恒定导通时间控制电路、200逻辑电路、300驱动电路、400最小关断时间定时器电路、500反馈电路、600电感电流过零检测电路、700开关电路、800输出电路。
具体实施例方式下面结合附图和具体实施例对本发明做进一步的说明。本发明实施例中的自适应恒定导通时间(Adaptive constant on time, Acot)控制电路100'结构示意图如图2所示，包括NMOS管丽I、丽2、PMOS管MPl、MP2、运算放大器A0、比较器COMPl、电容Cl、开关单元SI、电阻Ron，其中，NMOS管丽I、运放A0、电阻Ron组成一个嵌位运放，将A点的电压固定等于VREF1。具体连接关系为，运放AO的反向输入端接基准电压VREF1、NMOS管丽I的栅连接到AO的输出、丽I的源和衬底连接到地电位、丽I 的漏连接到高增益AO的同向输入端即节点A处、电阻Ron连接在输入端口 Vin和A节点之间。两个PMOS管MPl和MP2组成电流镜电路，MPl、MP2的源极和衬底都连接到外部电源电压Vdd处，MPl、MP2的栅极和MPl的漏极连接到NMOS管丽2的漏极、MP2的漏极连接到节点B处、电容Cl和开关单元SI都连接在B节点和地电位之间的，比较器COMPl的同向输入端接基准电压VREF2、反向输入端接节点B、输出接到节点Aco。在本实施例中，对比发明内容中的内容，第一晶体管和第二晶体管为NMOS管、第三晶体管和第四晶体管为PMOS管，本领域的技术人员应该意识到，采用其它类型的管子也是可以实现本发明的目的，不影响本发明的实现。以下均以此来说明本发明的工作原理和工作过程。自适应恒定导通时间控制电路100'的具体工作原理为当逻辑信号Log变为高时断开开关SI，NMOS管丽2镜像NMOS管丽I的电流，然后通过由PMOS管构成的电流镜得到一个与输入电压成正比的电流对电容Cl充电。当节点B处的电压达到Vkef2时，高速比较器C0MP1的输出端Aco由低电平翻转为高电平，然后通过RS触发器和驱动电路关闭上端功
率管Ml和开启下端功率管M2，则上端功率管导通时间:Ton = Cl ^ref 2 R°\，其中，k
k * m - Vmvi )
为PMOS管组成的电流镜镜像比例因子，Vkefi、Vkef2分别为VREF1、VREF2的基准参考电压值，VREF2和VREFl相互独立。为了描述方便将采用本发明的导通时间控制电路的开关调整器记为Acot控制模式的开关调整器，本领域的技术人员应该意识到本发明的导通时间控制电路也可以应用于其它类型中的开关调整器中。图3给出了 Acot控制模式的开关调整器,包括一个输入电压端口 Vin、一个输出电压端口 Vwt、一个开关电路700连接在输入端口 Vin和地电位之间、一个控制电路连接到开关电路700和一个输出电路800连接在开关电路700与输出端口 Vwt之间。在图3调整器中，开关电路700是一个buck电路；控制电路包括自适应恒定导通时间控制电路100’、逻辑电路200、驱动电路300、最小关断时间定时器电路400、反馈电路500和电感电流过零检测电路600 ;输出电路800包括电感L、电容Co，其中，电感L连接到输出端口 Vtjut、电容Co连接在输出端口 Vwt和地电位之间。下面对控制电路中的其它各子模块进行具体说明逻辑电路200包括两输入与非门U1、反向器U2、RS触发器U3，其中，两输入与非门Ul的两个输入分别为反馈电路的输出VFB和最小关断定时器的输出Mio，两输入与非门的输出通过一级反向器连接到RS触发器的S端，RS触发器的R端连接0n_timer的输出Aco, RS触发器的输出连接到驱动电路的输入端。逻辑电路200主要是对反馈电路500的输出信号VFB、最小关断时间定时器电路400的输出信号Mio、自适应恒定导通时间控制电路100’的输出信号Aco进行逻辑运算，按照正确的逻辑关系来开启上端功率管和下端功率管。驱动电路300是常规固定死区时间的驱动电路，具体电路结构在这里不作详细说明，驱动电路300根据逻辑电路200的输出信号Log产生两个驱动信号分别控制上端功率 管和下端功率管的开启与关闭。最小关断时间定时器电路400包括比较器C0MP3、偏置电流源10、电容C2、开关S2，其中，偏置电流源IO连接于外部电源电压Vdd和节点C处、电容C2和开关S2连接在节点C和地之间、比较器C0MP3的同相输入端和反向输入端分别接节点C和基准电压VREF3。具体工作原理为当逻辑信号Log变为低电平时，偏置电流源IO对电容C2充电，当C节点处的电压超过基准电压VREF3后，比较器C0MP3的输出信号Mio由低变为高，放开对反馈电路的输出信号VFB的锁定。设定了上端功率管Ml的最小关断时间，最小关断时间
Kff = °'2 */Ra3，防止上端功率管出现常导通现象。反馈电路500包括两个电阻Rf!、Rf2、比较器C0MP2，其中，电阻Rfl和Rf2组成电阻分压器，对输出电压Vwt进行采样，采样得到的电压与基准电压VREF分别输入到比较器C0MP2的反向输入端与同相输入端。具体工作原理为反馈电路500用来检测输出电压Vout,当输出电压Vwt低于基准电压VREF时，比较器C0MP2的输出信号VFB变为高电平，然后通过RS触发器和驱动电路开启上端功率管Ml和关闭下端功率管M2。电感电流过零检测电路600包括一个高增益低失调的比较器C0MP4，C0MP4的同相输入端和反向输入端分别接SW节点即上端功率管的漏端和地。具体工作原理为在上端功率管开启时，输出信号Rei在驱动电路300中被屏蔽不起任何作用，只有当上端功率管关闭，下端功率管开启时，才放行Rci信号，主要作用是监测SW节点的电压，当SW节点的电压变为正时，即电感电流出现反方向流动时，强制关闭下端功率管，使系统工作在DCM模式下，提高轻载情况下的转换效率。本实施例中的开关调整器的工作过程为反馈电路500监测输出电压Vrat,当输出电压Iut下降到参考电压VREF时，反馈电路500的输出信号VFB变为高，通过逻辑电路和驱动电路产生开启上端功率管和关闭下端功率管的动作，同时逻辑电路的输出信号Log初
('* I' * R
始化Ton定时器(即100’电路)，Ton定时器开始计时，计时时间为-Jm = 二广:2 °H ’
^ V^in — Prefi /
当Ton定时器定时结束时信号Aco变为高电平，然后通过逻辑电路200和驱动电路300产生关闭上端功率管和开启下端功率的动作，反复重复以上的工作过程。Acot控制模式的开关调整器工作在CCM模式和DCM模式下的波形分别如图5和如图6所示。从图5中可以看出，开关调整器工作在CCM模式下时开关频率比较高，这是了保证有较高效率的同时减小外围元件电感L和电容C的尺寸，使DC-DC系统小型化。从图6中可以看出，当开关调整器进入DCM模式下时开关频率降低，减少功率管的开关动作，降低开关损耗，这是为了保证在轻载情况下，仍然能够维持DC-DC系统具有较高的转换效率，这也是采用Acot控制模式的系统相比于采用传统PWM控制模式的系统的一大优势。Acot控制模式不同于Cot控制模式，它的最大优点是功率管的导通时间Ton是可以自动调节的，与输入电源电压Vin成反比，这样能够保证在CCM模式下是准恒定频率的，从而实现频率集中，降低系统EMI设计难度。以下给出具体的推导过程
权利要求
1.一种自适应恒定导通时间控制电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一运算放大器、第一比较器、第一容抗单元、第一电阻单元和开关单元，其中 第一电阻单元的第一端子与输入电压相连接，第一电阻单元的第二端子与第一运算放大器的正向输入端相连，第一运算放大器的反向输入端连接外部的第一基准源； 第一晶体管的控制极和第二晶体管的控制极均与第一运算放大器的输出端相连接，第一晶体管的低电位导通极、第二晶体管的低电位导通极耦合于地电位，第一晶体管的高电位导通极与第一电阻单元的第二端子相连； 第三晶体管的高电位导通极、第四晶体管的高电位导通极与外部的电源电压相连，第三晶体管的控制极、第四晶体管的控制极、第三晶体管的低电位导通极和第二晶体管的高电位导通极连接在一起； 第四晶体管的低电位导通极与第一比较器的反向输入端和相连，第一比较器的正向输入端连接外部的第二基准源，第一比较器的输出端作为所述自适应恒定导通时间控制器的输出端； 第一容抗单元和开关单元并接于第四晶体管的低电位导通极和地电位之间，开关单元的控制端子作为所述自适应恒定导通时间控制器的控制端。
2.根据权利要求I所述的自适应恒定导通时间控制电路，所述的第一晶体管和第二晶体管为NMOS管,所述的第三晶体管和第四晶体管为PMOS管。
3.一种集成了权利要求I或权利要求2所述的自适应恒定导通时间控制电路的开关调整器。
全文摘要
本发明公开了一种自适应恒定导通时间控制电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一运算放大器、第一比较器、第一容抗单元、第一电阻单元和开关单元。本发明的自适应恒定导通时间控制电路克服了传统Cot控制电路的工作频率随输入电压变化的问题，实现了CCM状态下的准恒定工作频率，在DCM状态下式通过降低工作频率减少功率管的开关动作，降低开关损耗，提高轻载下变换器的效率，能够实现全负载段的高效率。
文档编号H02M3/158GK102751874SQ20121021312
公开日2012年10月24日 申请日期2012年6月27日 优先权日2012年6月27日
发明者代高强, 周泽坤, 张波, 张竹贤, 明鑫, 石跃, 谢海武, 黄建刚 申请人:电子科技大学