开关稳压器的制造方法

开关稳压器的制造方法
【专利摘要】本发明使用新的开关稳压器结构将单磁环分割为具有相连的反向磁场的多个磁环，以引起抵消效应，从而大幅降低整体磁场。这使得EMI降低。在一个实施例中，同步开关的晶体管被分为并联的顶部晶体管和并联的底部晶体管。顶部晶体管定位成与底部晶体管相对，旁路电容器连接在晶体管对之间以产生多个电流回路。设置部件以形成不同电流回路的镜像，从而所引起的磁场具有相反方向，基本上彼此抵消。以具有交叉点的数字8的形式形成导线和部件也可以产生反向电流回路。
【专利说明】开关稳压器
[0001]相关申请的交叉引用
[0002]本发明要求由Leonard Shtargot (伦纳德.师塔格特)等人于2012年10月19日提交的发明名称为“Magnetic Field Cancellation In Switching Regulators (开关稳压器中的磁场抵消)”的临时申请61/715，947的优先权，其内容通过引用包含于此。
【技术领域】
[0003]本发明涉及开关稳压器，特别涉及减小高频开关产生的磁场所引起的电磁干扰(EMI)的技术。
【背景技术】
[0004]开关稳压器一般在100KHz-5MHz的频率下进行开关。这种高速下产生的小电流回路会生成显著的磁场。如果开关形成于集成电路(IC)中，那么电流回路可能完全出现在IC中，或者一部分出现在IC内部、一部分出现在IC外部。如果电源开关的关闭或者同步整流器开关的关闭导致回路传导初始瞬态电流，那么较高的di/dt会引起产生电磁干扰(EMI)的高磁场。
[0005]图1A显示了现有技术的开关电源中的电流回路10，其中形成回路的整个电路(例如晶体管、导线/走线、电容器、寄生器件等)增加了磁场，引起EMI。开关12和14显示为M0SFET，但其也可以是其他类型的开关，例如双极晶体管。开关12和14显示为η沟道MOSFET，但是根据应用也可以使用CMOS晶体管。还显示了开关的寄生电容16和18。
[0006]在示例中，假设开关12和14同时开关，以交替地耦合端子I的电源电压(Vcc)至输出端子2并然后耦合端子3的接地电压至输出端子2。电感器(未显示)可耦合至端子2，作为降压稳压器中的输出电路17的一部分。在稳压器的一个不例中，PWM控制器IC19连接至两个开关12和14的栅极，用于控制开关占空比以输出调制电压Vout或调制电流。控制占空比以使得与稳压器的输出电压成比例的反馈电压Vfb与参考电压匹配。一个开关叫做电源开关，另一个开关叫做同步整流器，同步整流器本质上作为低压降二极管。开关12和14不会同时接通以避免短路。
[0007]稳压器可以是任何类型的(例如降压、升压、反激等)，开关12和14至电感器的特定连接是由稳压器的类型决定的。本发明可用于任何类型的开关稳压器中，给出一些示例以显示本发明应用于标准降压稳压器开关结构中的构思。
[0008]图1A显示了连接于端子I和端子3之间的传统的旁路电容器20。旁路电容器通常用于现有技术的开关电路中。如果我们假设端子I连接至Vcc，端子3接地，当开关12和14打开关闭时，旁路电容器20平滑瞬态现象。例如，当稳压器控制器关闭开关12以对电感器进行充电时，通过端子2连接至电感器的充电电容器20引起电流浪涌。这有助于补偿电流浪涌引起的Vcc的降低，平滑开关瞬态现象。电容器20构成环绕端子2、3和I的电流回路的一部分。开关12和14的寄生电容16和18也是电流回路的一部分，当开关14被切断以及开关12被接通时，寄生电容18充电。[0009]如上所述，在开关频率下产生通过回路10的很快很高的电流脉冲(具有大di/dt)。该脉冲产生EMI，EMI可能干扰附近电路或在附近电路中产生失真。
[0010]开关12和14可以在IC21内，也可以是PWM控制器IC19的一部分。
[0011]图1B是图1A的电路的另一种表不，其显不了晶体管开关在印刷电路板(PCB)或IC封装中的位置。端子1、2和3可以是用于从IC封装延伸的引脚的连接节点。电流回路10显示出沿逆时针方向流动的瞬态电流,引起方向向上的磁场(由点表示)。磁场以某种形式向所有方向辐射。
[0012]所需要的是一种减小由开关稳压器产生的整体磁场以减小EMI的技术。

【发明内容】

[0013]本发明涉及一种产生大幅减小的整体磁场的开关稳压器，其中磁场与快速变化的开关电流相关。
[0014]该创新性技术将现有技术的单磁环分割为多个磁环(每个磁环包括高频开关)，其中多个磁环具有相连的彼此抵消的反向磁场，因此与现有技术的设计相比能大幅降低整体磁场和EMI。
[0015]本发明的磁场抵消技术同时适用于开关模式电源的平面和三维(3-D)开关电路。平面构造包括集成电路和印刷电路板。3-D构造包括叠层(垂直取向)回路部件、叠层集成电路元件和叠层印刷电路板。
[0016]在一个实施例中，以如下方式划分设置顶部电源开关和同步整流器开关(底部开关)。在平面实施例中，底部开关被分为并联工作的两个相同的底部开关，而且底部开关设置在顶部开关的相对侧。第一旁路电容器连接在第一底部开关和顶部开关之间，第二旁路电容器连接在第二底部开关和顶部开关之间。构造基本上是镜像，顶部开关位于中间。若假设顶部开关刚刚被接通，通过顶部开关和第一底部开关的电流回路为逆时针方向，通过顶部开关和第二底部开关的电流回路为顺时针方向。所产生的两个磁场的方向是相反的。由于回路非常接近，因此所产生的磁场基本上抵消，这大幅减小了从稳压器辐射的整体磁场，从而减小了 EMI。
[0017]该技术也可以应用于划分顶部开关，其中第一对顶部开关和底部开关产生沿第一方向的第一电流回路，第二对顶部开关和底部开关产生沿相反方向的第二电流回路，以抵消磁场。
[0018]在另一个实施例中，顶部开关和底部开关被分为四个底部开关和两个顶部开关，这些开关形成在X和I方向上彼此相反的四个电流回路，以产生更低的整体磁场。
[0019]类似的技术可用于3-D构造中，其中反向电流回路是垂直取向的。例如，旁路电容器可位于开关上方。
[0020]此外，可以层叠开关或PCB，以抵消每层产生的磁场。
[0021]在另一个实施例中，以数字8的形状形成单电流通路，以产生两个反向电流回路，从而抵消磁场。
[0022]其他实施例也是可以预见的。
【专利附图】

【附图说明】[0023]图1A显示用于传统开关稳压器的现有技术开关电路。
[0024]图1B是图1A的不同表示，显示晶体管开关在IC或PCB上的位置。
[0025]图2A显示实现图1A的电路开关功能但是产生小得多的EMI的开关构造。
[0026]图2B是呈现图2A的不同表示的IC或PCB的部分立体图，其显示了晶体管开关在IC或PCB上的位置。
[0027]图3A显不实现图1A的电路开关功能同时进一步减小EMI的开关的另一种构造。
[0028]图3B是一个或多个IC封装的半透明俯视图，其显示封装引脚布设以及对应于图3A中端子的引脚。
[0029]图4是IC封装的半透明俯视图，其显示封装引脚布设以及对应于开关构造中端子的引脚，其中图2B的三个开关已被分为总共六个开关，而且在封装中的位置为镜像以进一步减小EMI。
[0030]图5具有与图4相同的开关设置，但是旁路电容器连接不同，节约了两个电容器同时保持减小的EMI。
[0031]图6显示数字8形状的跨接导线是如何产生反向电流回路的。
[0032]图7A是包含六个开关(例如图4的开关)的IC的侧视图，其中旁路电容器叠在晶体管上方以形成反向垂直电流回路，以减小EMI。
[0033]图7B是图7A的IC的俯视图，其中图7A是从图7B的上方观察的侧视图。
[0034]图8A是包含四个开关的IC的侧视图，其中旁路电容器叠在晶体管上方以形成反向垂直电流回路，以减小EMI。
[0035]图8B是图8A的IC的俯视图，其中图8A是从图8B的上方观察的侧视图。
[0036]图中，相同或等效元件以相同的数字表示。
【具体实施方式】
[0037]在所有实施例中，假设MOSFET开关的栅极连接至用于直流-直流转换器的传统同步PWM控制器，传统输出电路连接至特殊类型转换器所需的端子1、2和3。输出电路通常包括一个或多个电感器和一个或多个大平滑电容器。Linear Technology Corporation网站在线可用的针对LT8611同步降压稳压器的数据表显示了用于本文描述的开关的适当的PWM控制器以及输出电路，通过引用将其包含于此，作为用于同步开关的PWM控制器和输出电路的典型示例。在转让给本受让人的美国专利5，731，731和5，847，554中描述了其他适当的PWM控制器和输出电路，也通过引用包含于此。控制器可以在固定频率或可变频率下进行开关。
[0038]根据本发明，将开关分为多个开关部分并将多个开关部分电互连以生成具有相反方向的多个类似电流回路，从而实现平面结构中的磁环抵消。这种构造使反向磁场紧密靠近，以实现整体较低的磁场辐射。在垂直结构中，电流回路中的一个或多个部件(例如导线/走线或旁路电容器)在IC或PCB表面上方，以产生反向垂直电流回路，从而实现整体较低的磁场。
[0039]图2A显示了如何将图1A的开关电路分成沿相反方向传输电流的多个回路，使得磁场具有相反的方向(由点和X表示)以部分抵消每个回路产生的磁场。因此，减小了电路发出的整体磁场。对于平面构造而言，可以获得50%甚至更高的磁场抵消。[0040]在图2A中，图1A中的底部开关14被两个并联开关14A和14B代替，，这两个开关夹住平面中的另一个开关12 (顶部开关)。反向电流回路24和25在芯片或PCB上尽可能靠近在一起布置，以增强抵消效果。图1A中的旁路电容器20由旁路电容器20A和20B代替，以执行与旁路电容器20相同的功能。开关14A和14B的尺寸均可以是开关14的一半，所以不会大幅增大尺寸。开关14A和14B可以是M0SFET、双极晶体管或者由开关稳压器控制器IC19控制的任何其他类型的开关元件，开关可以在PWM控制器IC19上。端子2可以连接至图1A的输出电路17。
[0041 ] 图2A显示了平面电路构造。也可以通过生成3-D结构实现磁场抵消，如下文所述。
[0042]图2B显示了图2A的开关在IC28上的布局，IC28还可以包含控制电路。
[0043]在所有实施例中，所有的旁路电容器都可位于封装内部或封装外部。在封装内部设置电容器更有利于保证反向磁场的对称关系，最优地实现抵消。
[0044]虽然在示例中使用了同步开关晶体管，但是其他类型的开关稳压器也可以同时切断两个开关，例如在操作的睡眠模式或间断模式中。可以通过反转电压检测电路控制同步整流器开关，而不使同步整流器开关与另一个开关同步进行开关。
[0045]图3A显示另一个示例，显示如何将图1A的开关电路分开以生成沿相反方向传输电流的多个电流回路30/32，沿相反方向传输电流的多个电流回路产生具有相反方向或极性(由点和X显示)的磁场，从而部分抵消每个回路产生的磁场。旁路电容器34和36仍显示为每个回路的一部分。在图3A中，图1A中的底部开关14由两个并联开关14A和14B代替，图1A中的顶部开关12由两个并联开关12A和12B代替。电路布设在PCB或硅中，相反方向的回路尽可能靠近在一起布置，以增强抵消效果。因为两个MOSFET是并联连接的，所以每个开关(例如M0SFET)的尺寸均可以是现有技术开关的一半以获得相同的电源控制规格。因此并没有显著增大所得的尺寸。
[0046]图3B是用于一个或多个IC的封装38的半透明俯视图，显示了封装引脚布设和对应于图3A中的端子1、2和3的引脚。端子1、2和3可以是PCB上的连接节点。封装具有20个外围引脚和中心接地焊垫21，接地焊垫21用于连接PCB上的接地引脚或接地焊垫。IC42的轮廓如图所示，图3A中IC42包含两组开关。IC42上的端子可以通过接合导线、弓丨线框、PCB或其他连接器连接至封装38的引脚。多个端子和引脚可以连接在一起，以处理更高的电流和/或产生理想的电流回路形式。
[0047]由于结构的不对称性，图2B和3B中的磁场抵消在X方向和y方向上是不同的。为了生成更对称的抵消结构，可以使用图4的构造。
[0048]在图4中，沿着暴露的焊垫21A和21B显示IC44的轮廓。IC44包含六个开关，通过划分开关14A、14B和12获得图2B中的开关构造的镜像，以产生相等但反向的电流回路24A和25B以及24B和25B。附加旁路电容器24B和25B连接至端子I和3。所得到的磁场彼此对称抵消，从而降低了所有方向上的EMI。端子1、2和3(例如PCB上用于连接电源和旁路电容器的节点)应靠近关联的封装引脚(引脚4-13)，以生成四个类似的电流回路结构。因此，为了生成靠近在一起的具有类似形状的电流回路，封装引脚(构成电流回路的一部分)的选择非常重要。
[0049]引脚可以结在一起，以减小电阻，利于抵消磁场。
[0050]图5显示另一种电路设置,其使用与图4相同的封装46和IC44，其中仅使用两个旁路电容器48和50。反向电流回路24A和25B以及24B和25B的其中之一可以共享旁路电容器48或50。
[0051]图5中的每个旁路电容器(48或50)优选地在其关联的外部开关(例如图2B中的开关14A和14B)之间对称布置，从而与每个关联的外部开关基本上等距，以使反向磁场相等。
[0052]必须考虑开关构造、旁路电容器构造、从封装至IC引线的布线、封装内的内部走线、IC中的金属导线构造、IC/封装端子/引脚设置、以及PCB走线的组合，以获得最大程度的磁场抵消。
[0053]在所有实施例中，不需要在相同硅片上形成开关，多个硅片可以在单封装中互连，这时互连(导线或走线)是电流回路的一部分。
[0054]各种开关/电容器设置的目的是提供能生成类似但是相反磁场特性的最小的两个电流通路。这可以通过不同于参考图2A至图5描述的方案来实现。图6至图SB显示了几种其他方案。
[0055]图6显示了用于开关12和14的交叉布线构造，其连接至旁路电容器20，在IC或PCB中生成用于减小所产生的整体磁场的反向电流回路52和54。抵消电流回路形成数字8的形状，其包括圆角数字8形状和直线数字8形状。通过交叉导线55或走线，并在层间进行绝缘，形成两个或更多个反向电流回路。导线/走线55可以在IC内部或外部，或者一部分在内部、一部分在外部。
[0056]旁路电容器20可位于电路回路中的任何位置，例如位于交叉点。交叉点可置于电容器下方。
[0057]图7A和7B分别显示了 IC58中的电路构造的侧视图和俯视图，其中反向电流回路60和62具有用于抵消图7B中的磁场64、65、66和67的垂直部件。磁场方向由箭头显不。在IC58上附加旁路电容器70、71、72和73以生成垂直电流回路而不是平面回路，从而形成磁场抵消。使用六个开关能生成可以抵消所有方向磁场的四个垂直电流回路。在图7B显示的设置中，这六个开关包括分为三个并联开关的顶部开关和分为三个并联开关的底部开关。注意，图7B的上半部具有两个底部开关(耦合至端子3和2)，其夹住中心的顶部开关(耦合至端子I和2)，图7B的下半部具有两个顶部开关(耦合至端子I和2)，其夹住中心的底部开关(耦合至端子3和2)，从而形成不对称设置。
[0058]图8A和8B显示IC76中的垂直电路的另一个实施例的侧视图和俯视图，其中反向电流回路78 (在图8A中只显示了一个电流回路)用于抵消图8B中的磁场80和82。在图SB中有四个开关，其中在图8B所示的设置中顶部开关被分为两个并联开关，底部开关被分为两个并联开关。图8B基本上是图7B的电路的左半部分，在图SB中，每个开关较大以承载一半的电流。
[0059]一般而言，通过循环电流的通路位于垂直取向的镜像结构中的形式形成多个电源开关器件，从而在3-D构造中形成磁环抵消。该结构被设计为生成反向电流回路，以产生具有抵消效果的反向平行磁场。
[0060]紧靠回路(例如在相同的IC封装中)具有更好的抵消效果，但是与现有技术的单回路设计相比，即使较大的距离也能提高抵消效果。
[0061 ] 在所述的各种实施例中，在穿过二维或三维抵消设计的任意平面中，流过两个或更多个抵消电流回路的净电流所感应的整体磁场小于单独回路或现有技术的单回路设计的等效回路的绝对磁场之和。相应地，使用本发明的技术具有较小的EMI。
[0062]虽然在各种实施例中反向磁场的大小是相同的，但是即使在反向磁场具有不同大小时，例如在电流回路具有不同的回路半径或形状时，本发明仍可以工作，能够将EMI降低到较小的程度。
[0063]这种降低EMI的抵消作用还引起较低的寄生电感，在高开关频率下寄生电感是一种损耗机制。因此，与现有技术相比，本发明的抵消技术在高开关频率下具有较高的电源效率。这是该磁场抵消技术获得的难以预料的意外结果。
[0064]虽然已经显示和描述了本发明的特别实施例，但是本领域技术人员显然可以理解，不背离本发明在其更大范围内可进行变化和修改，因此，所附权利要求的范围包括本发明的真实精神和范围内的所有这些变化和修改。
【权利要求】
1.一种开关稳压器电路，其包括: 控制器，所述控制器用于产生晶体管开关控制信号； 由所述控制器控制的至少第一开关，其中所述第一开关的占空比控制所述开关稳压器电路的调制输出； 耦合至所述第一开关的第一旁路电容器；以及 由所述第一开关的开关动作同时生成的至少第一电流回路和第二电流回路，其中第一电流在所述第一电流回路中沿第一方向流动，以在第一方向生成具有第一大小的第一磁场，其中第二电流在所述第二电流回路中沿与所述第一方向相反的第二方向流动，以在第二方向生成具有第二大小的第二磁场，从而所述第一磁场和所述第二磁场组合以减小所述开关稳压器电路产生的电磁干扰(EMI)。
2.根据权利要求1所述的开关稳压器电路，其中所述第一大小大致与所述第二大小相同。
3.根据权利要求1所述的开关稳压器电路，其还包括: 第一导线，所述第一导线连接在所述第一开关的第一端子和所述第一旁路电容器的第一端子之间；以及 第二导线，所述第二导线连接在所述第一旁路电容器的第二端子和参考电压之间， 其中所述第一导线和第所述第二导线彼此交叉，以形成数字8形状，所述数字8形状形成沿相反方向传输电流的所述第一电流回路和所述第二电流回路。
4.根据权利要求3所述的开关稳压器电路，其中通过在所述第一旁路电容器下方形成交叉点来构造数字8形状。
5.根据权利要求1所述的开关稳压器电路，其中所述第一开关包括并联连接以同时进行传导的第三开关和第四开关，所述电路还包括: 第二开关， 其中所述第三开关和所述第四开关位于所述第二开关的相对侧，从而所述第一电流回路由流入所述第三开关和所述第二开关的所述第一电流生成，所述第二电流回路由流入所述第四开关和所述第二开关的所述第二电流生成。
6.根据权利要求5所述的开关稳压器电路，其中当所述第三开关和所述第四开关接通并且所述第二开关切断时，所述第一电流流过所述第三开关并进入所述第二开关的寄生电容器，所述第二电流流过所述第四开关并进入所述第二开关的寄生电容器。
7.根据权利要求5所述的开关稳压器电路，其中所述第一旁路电容器耦合在所述第二开关和所述第三开关之间，以及其中所述第一旁路电容器是所述第一电流回路的一部分。
8.根据权利要求7所述的开关稳压器电路，其还包括耦合在所述第二开关和所述第四开关之间的第二旁路电容器，其中所述第二旁路电容器是所述第二电流回路的一部分。
9.根据权利要求7所述的开关稳压器电路，其中所述第一旁路电容器还耦合在所述第二开关和所述第四开关之间，以及其中所述第一旁路电容器还是所述第二电流回路的一部分。
10.根据权利要求9所述的开关稳压器电路，其中所述第一旁路电容器对称设置在所述第三开关和所述第四开关之间，从而与所述第三开关和所述第四开关基本上等距。
11.根据权利要求1所述的 开关稳压器电路，其中所述第一开关包括并联连接以同时进行传导的第三开关和第四开关，所述电路还包括: 第二开关， 其中所述第二开关包括并联连接以同时进行传导的第五开关和第六开关，其中所述第五开关定位成与所述第三开关相对，其中所述第六开关定位成与所述第四开关相对，其中所述第六开关紧邻所述第五开关，以及其中所述第三开关紧邻所述第四开关，从而所述第一电流回路由流入所述第三开关和所述第五开关的所述第一电流产生，所述第二电流回路由流入所述第四开关和所述第六开关的所述第二电流产生。
12.根据权利要求11所述的开关稳压器电路，其中当所述第三开关和所述第四开关接通并且所述第五开关和所述第六开关切断时，所述第一电流流过所述第三开关并且进入所述第五开关的寄生电容器，所述第二电流流过所述第四开关并且进入所述第六开关的寄生电容器。
13.根据权利要求11所述的开关稳压器电路，其中所述第一旁路电容器耦合在所述第五开关和所述第三开关之间，以及其中所述第一旁路电容器是所述第一电流回路的一部分。
14.根据权利要求13所述的开关稳压器电路，其还包括耦合在所述第六开关和所述第四开关之间的第二旁路电容器，其中所述第二旁路电容器是所述第二电流回路的一部分。
15.根据权利要求1所述的开关稳压器电路，其中所述第一开关包括并联连接以同时进行开关的多个第一开关部分，所述电路还包括: 第二开关，其中所述第二开关包括并联连接以同时进行开关的多个第二开关部分； 其中所述第一开关部分定位成与所述第二开关部分相对，以生成第一开关部分和第二开关部分的相对的对， 其中所述相对的对产生多个电流回路，包括所述第一电流回路和所述第二电流回路，其中一些电流回路的流动方向与其他一些电流回路的流动方向相反，以产生具有相反方向的多个磁场，从而减小所述开关稳压器电路产生的EMI。
16.根据权利要求15所述的开关稳压器电路，其还包括多个旁路电容器，包括所述第一旁路电容器，其中所述旁路电容器中的关联电容器耦合在所述第一开关部分和所述第二开关部分之间，以形成所述电流回路。
17.根据权利要求16所述的开关稳压器电路，其中至少产生四个电流回路，所述四个电流回路包括所述第一电流回路和所述第二电流回路，以及第三电流回路和第四电流回路，其中所述第三电流回路中的电流方向与所述第四电流回路中的电流方向相反。
18.根据权利要求1所述的开关稳压器电路，其中所述第一电流回路和所述第二电流回路是平面的，基本上平行于在其上形成有所述第一开关和所述第二开关的基板的表面。
19.根据权利要求1所述的开关稳压器电路，其中所述第一电流回路和所述第二电流回路具有垂直部件，所述垂直部件与其上形成有所述第一开关和所述第二开关的基板的表面不在同一平面。
20.根据权利要求19所述的开关稳压器电路，其中所述第一旁路电容器与所述第一开关和所述第二开关不在同一平面。
21.根据权利要求1所述的开关稳压器电路，其中所述第一开关和所述第二开关是MOSFET。
22.根据权利要求1所述的开关稳压器电路，其中所述第一开关和所述第二开关形成在集成电路芯片上。
23.根据权利要求22所述的开关稳压器电路，其中所述集成电路芯片具有连接至所述第一开关和所述第二开关的交替或交叉的外部端子。
24.根据权利要求22所述的开关稳压器电路，其中所述集成电路芯片具有连接至所述第一开关和所述第二开关的两组外部端子，集成电路封装的每一侧上有一组。
25.根据权利要求22所述的开关稳压器电路，其中所述集成电路芯片利用容纳所述芯片的集成电路封装外部的多个电容器连接至所述第一开关和所述第二开关的全部端子或者一部分端子。
26.根据权利要求22所述的开关稳压器电路，其中所述集成电路芯片利用容纳所述芯片的集成电路封装内部的多个电容器在多个位置连接至所述第一开关和所述第二开关。
27.根据权利要求1所述的开关稳压器电路，其中所述第一开关和所述第二开关容纳在具有端子的相同封装中，其中所 述端子设置在所述封装上，使得当所述第一旁路电容器连接至所述封装外部的端子时，形成所述第一电流回路和所述第二电流回路。
【文档编号】H02M3/10GK103780077SQ201310489165
【公开日】2014年5月7日 申请日期:2013年10月18日 优先权日:2012年10月19日
【发明者】伦纳德·什塔戈特, 丹尼尔·郑, 约翰·加德纳, 杰弗里·威特, 克里斯琴·屈克 申请人:凌力尔特公司