一种减小单电感双输出变换器输出电压稳态误差的方法及其电路的制作方法
【专利摘要】一种减小单电感双输出变换器输出电压稳态误差的方法，当主环误差放大器采用无大电容补偿时，在主环中增设一个电流采样保持电路，其输出的直流电平Vdc与斜坡电压Vramp1叠加求和后产生新的斜坡电压Vramp2再与采样的电感电流信号叠加求和后作为比较器同相输入端的输入电压Vsense，同时将误差放大器的输出Vc叠加上一个直流电平Vdc0得到比较器的反相端输入信号Ve，Ve也是电流采样保持电路的另一个输入信号，此时比较器输出的主级开关控制信号，能够给变换器电感足够的充电时间，从而减小变换器输出电压的稳态误差。
【专利说明】一种减小单电感双输出变换器输出电压稳态误差的方法及其电路【技术领域】
[0001 ] 本发明涉及单电感双输出(SIDO)降压型开关电源变换器，尤其涉及一种减小单电感双输出变换器输出电压稳态误差的方法及其电路。
【背景技术】
[0002]在SIDO电路中，通常希望电路在对负载突变做出快速响应的同时，尽可能减小输出电压的稳态误差。在传统的SIDO降压型开关电源变换器的主级控制环路当中，由于误差放大器采用了含有大电容的PI补偿，如图1所示，电路的瞬态响应很慢。采用无大电容补偿的低增益误差放大器，可以带来两点好处:一是瞬态响应快；二是减少了一个大电容，芯片面积会大大减少。但考虑到系统的稳定性，必须降低误差放大器的增益。低增益的误差放大器会使输出电压的稳态误差变得较大，主要原因有以下两点:一是当负载电流增加，主环增益较小，对输出电压的下降无法灵敏地检测出来；二是当负载电流增加，主环比较器的同相输入端信号Vsense增加，导致主级开关控制信号占空比减小，由于误差放大器增益较低，无法产生足够的输出电压来调节占空比，这样就造成了比较大的电路输出电压稳态误差。
【发明内容】
[0003]本发明针对在SIDO主级控制回路中采用了无大电容补偿的低增益误差放大器而造成大的输出电 压稳态误差这一缺陷，为了减小稳态误差，提供了一种减小单电感双输出变换器输出电压稳态误差的方法及其电路，在主环中增加了减小稳态误差的控制电路，大大提高了输出电压的精度。
[0004]本发明米用的具体技术方案如下:一种减小单电感双输出变换器输出电压稳态误差的方法，单电感双输出变换器的控制电路中，主环采用峰值电流环模式，决定变换器两路负载电流之和，即流过变换器电感L的总电流平均值Iy次环采用电压模式，决定电感电流
Il在两路输出中的分配，主环设有误差放大器、比较器、触发器和驱动和死区控制电路，误差放大器同相端输入参考电压Vkefi，反相端输入0.4X (Vol+Vo2)，V01, V02分别是变换器的两路输出电压，误差放大器的输出V。连接比较器的反相输入端,斜坡电压Vrampl与米样的电感电流IA信号叠加求和后连接比较器的同相输入端，比较器的输出和时钟信号分别输入触发器，触发器的输出连接驱动和死区控制电路的输入，驱动和死区控制电路输出信号PG控制主级开关的通断，其特征在于:当主环误差放大器采用无大电容补偿的低增益误差放大器时，在主环中增设一个电流采样保持电路，该电流采样保持电路的一个输入信号为采样的电感电流IJs信号，电流采样保持电路输出的直流电平Vd。与斜坡电压Vmp1叠加求和后产生新的斜坡电压Vramp2再与采样的电感电流IJs信号叠加求和后作为比较器同相输入端的输入电压Vsense,同时将误差放大器的输出V。叠加上一个直流电平Vtkci得到比较器的反相端输入信号I，该信号I也是电流采样保持电路的另一个输入信号，所叠加直流电平Vtkci应满足比较器反相端输入信号值Ve等于变换器满负载时比较器同相端输入信号Vsense的最大值\，Vp的值随负载变化，变换器满负载时达到最大，Vsense=Vp-Vc,此时比较器输出的信号经过D触发器和驱动和死区控制电路输出的主级开关控制信号PG，能够给变换器电感足够的充电时间，从而减小变换器输出电压的稳态误差；
[0005]上述方法中所增设的电流采样保持电路包括控制信号V1和V2产生电路、D触发器使能信号EN产生电路、电感电流采样保持选通信号S1和S2产生电路、直流电平Vd。产生电路和在斜坡电压Vmp1上叠加直流电压Vd。叠加求和后产生新的斜坡电压Vramp2的电路；
[0006]控制信号V1和V2产生电路包括四个D触发器DO、Dl、D2、D3，两个与非门NANDl、NAND2，触发器DO的输入端D与输出端&短接并连接与非门NANDl的一个输入端，与非门NANDl的另一个输入端连接时钟信号CLK，与非门NANDl的输出端连接触发器DO的时钟端，触发器DO的输出端Q分别连接触发器Dl、D2的使能端，触发器Dl的输入端D与输出〗u D短接并连接触发器D2的时钟端，触发器Dl的输出端Q空接，与非门NAND2的一个输入端连接触发器D2的输入端D和输出端&，与非门NAND2的另一个输入端连接时钟信号CLK，与非门NAND2的输出端连接触发器Dl的时钟端，触发器D2的输出端Q连接触发器D3的使能端并作为控制信号V2的输出端，触发器D3的时钟端连接时钟信号CLK，触发器D3的输入端D与输出端&短接，触发器D3的输出端Q为控制信号V1的输出端；
[0007]D触发器使能信号EN产生电路包括两个比较器C0MP1、C0MP2和一个同或门，比较器C0MP1、C0MP2的同相端分别连接电压信号Vh和\，比较器C0MP1、C0MP2的反相端互连并连接变换器的两路输出电压差Vtll-Vtl2, Vh和\均选取为(Vtjl-VJ X (I ±2%)，比较器COMPl和C0MP2的输出分别连接 同或门的两个输入端，同或门的输出端产生使能信号EN连接至控制信号V1和V2产生电路中触发器DO的使能端；
[0008]电感电流采样保持选通信号S1和S2产生电路包括两个或门0R1、0R2，与门AND，非门N0T，或门ORl的两个输入端分别连接主级开关控制信号PG及控制信号V2，或门ORl的输出连接与门AND的一个输入端，与门AND的另一个输入端连接控制信号V1，与门AND的输出连接或门0R2的一个输入端，或门0R2的另一个输入端连接使能信号EN，或门0R2的输出连接非门NOT的输入端并作为选通信号S1输出端，非门NOT的输出端为选通信号S2输出端；
[0009]直流电平Vic产生电路包括控制开关K1、K2、K3，电容Q、C2，运算放大器、缓冲器，控制开关K1的一端连接电感电流IJs信号，控制开关K1的另一端连接电容C1的一端并通过控制开关K2接地，电容C1的另一端与运算放大器的反相端、电容C2的一端以及控制开关K3的一端连接，电容C2和控制开关K3的另一端与运算放大器的输出端及缓冲器的输入端连接在一起，运算放大器的同相端接地，控制开关1、K2, K3的控制端分别连选通信号Sp S2, S1,接缓冲器的输出与信号\及斜坡电压Vmp1三者叠加求和后产生直流电平Vd。输出；
[0010]在斜坡电压Vmip1上叠加直流电压Vd。叠加求和后产生新的斜坡电压Vranip2的电路包括电流源1、NMOS管Mn1、Mn2，PMOS管Mp1、Mp2，控制开关K4、K5及电容C3，电流源I的正端连接电源Vdd，电流源I的负端与NMOS管Mni的漏极和栅极以及NMOS管Mn2的栅极连接，NMOS管MN1、MN2的源极接地，NMOS管Mn2的漏极与PMOS管Mpi的漏极和栅极以及PMOS管Mp2的栅极连接，PMOS管MP1、MP2的源极连接电源Vdd，PM0S管Mp2的漏极连接开关K4的一端，开关K4的另一端与开关K5的一端和电容C3的一端连接并作为新的斜坡电压信号Vramp2的输出端，开关K5的另一端和电容C3的另一端连接并连接直流电平Vd。，开关K5、K4的控制端分别连接时钟控制信号CLK及CLK的反信4 ZTk。
[0011]本发明的优点及显著效果:
[0012]本发明针对在SIDO主级控制回路中采用了无大电容补偿的低增益误差放大器而造成大的输出电压稳态误差这一缺陷，增设了电感电流采样保持电路，补偿了输出电压的直流偏差，减小了输出电压的稳态误差，提高了输出电压的精度。
【专利附图】
【附图说明】
[0013]图1为传统SIDO电路原理图；
[0014]图2为改进后的整个SIDO电路原理图；
[0015]图3a为未叠加直流电压Vde的斜坡电压Vmp1波形和叠加Vde之后的斜坡电压Vranip2波形；
[0016]图3b中定义了比较器反相端输入信号Ve值为满负载时比较器同相输入端信号
Vsense的峰值Vp ；
[0017]图4为电流采样保持电路模块内部具体电路以及斜坡信号Vramp2的产生电路；
[0018]图5为电流采样保持电路模块中各信号的波形图。
【具体实施方式】
[0019]图1为传统SIDO电路原理图。电路的控制环路分为主环和次环。主环采用峰值电流模式，决定两路负载电流之和(即流过电感的总电流)，次环采用电压模式，决定电感电流在两路中的分配。为了避免在占空比大于50%时出现的次谐波振荡现象，检测到的电感电流对应的电压需要与一个斜坡电压Vrampl相叠加。主环米用有大电容补偿的误差放大器，电路瞬态响应速度慢，同时大电容占用较大的芯片面积。如果误差放大器采用无大电容补偿的低增益误差放大器(将图1中误差放大器输出端的虚线框电容CP1、Rp1去除)，虽然可以带来两点好处:一是瞬态响应快；二是减少了一个大电容，芯片面积会大大减少。但考虑到系统的稳定性，必须降低误差放大器的增益。而低增益的误差放大器会使输出电压的稳态误差变得较大。
[0020]图2为本发明改进后整个SIDO电路工作的原理框图。本发明在斜坡电压Vmp1上叠加一个随负载改变的直流电平vd。，得到新的斜坡电压Vmp2，Vramp2与电流检测器的输出电压求和得到Vsmse,作为比较器的同相输入端信号。在误差放大器的输出信号V。上叠加一个合适的直流电平V-，使得比较器反相端输入信号值Ve等于满负载时比较器同相端输入信号Vsmse的最大值Vp，Vp的值随负载变化，满负载时达到最大。通过比较器产生主级开关控制信号，经过驱动和死区控制电路调节电路给电感的充电时间，从而减小输出电压的稳态误差。主环的工作原理:主环误差放大器同相端输入信号为参考电SVkefi，反相端输入信号为0.4X (Vo1+Vo2),输出电压V。叠加上一个直流电压Vtkci得到比较器的反相端输入信号Ve，这个直流电平Vtkci为电路满负载时比较器同相端输入信号Vsense的峰值Vp和V。的差值。通过比较器产生主级开关控制信号，经过驱动与死区控制电路控制主级开关的通断，从而调节电路给电感的充放电时间。
[0021]当负载发生突变时，不妨假设当第一路负载增加，此时，第一路输出电压会出现一个向下的过冲，电感电流平均值增加。因此，比较器同相端输入信号Vsmse也增加，Vsense的最大值Vp与Ne之差变小。通过电感电流采样保持电路，将此时的电感电流峰值采样出来与斜坡电压Vrampl峰值相加后与Ve做减法，得出Vd。。最后，在斜坡电压Vrampl上叠加上vd。，得到Vmp2 号。
[0022]图3a为未叠加直流电压Vdc的斜坡电压VMpl波形和叠加Vdc之后的斜坡电压Vranip2波形。图3b中定义了主环比较器反相端输入信号Ve值为满负载时比较器同相输入端信号Vsense的峰值Vp，Vdc0为主环误差放大器输出电压V。和V6的差值。
[0023]图4电流采样保持电路的内部电路结构，包括控制信号V1和V2产生电路、D触发器使能信号EN产生电路、电感电流采样保持选通信号S1和S2产生电路、直流电平Vd。产生电路和在斜坡电压Vranipl上叠加直流电压Vd。叠加求和后产生新的斜坡电压Vranip2的电路。 [0024]D触发器使能信号EN产生电路:比较器I的同相端接VH，比较器2同相端接'，两者反相端都接Vtjl-Vtj2,由于输出电压过冲一般小于5%，所以Vh和八可以选取为(V01-V02) X (I ±2%)，设两个比较器的输出逻辑电平分别为A和B。电路稳定时，比较器的输出电平A和B分别为“ I ”和“0”，当负载发生变化时，A和B两个信号当中有一个信号将会
发生跳变，五况=184 I万，其中，1、云分别为A、B的反信号。此时EN会从“0”变为
“1”，变为有效使能信号，D触发器工作。
[0025]控制信号V1和V2的产生电路:D触发器0的使能信号接EN信号，输出端&接到输入端D，同时把和CLK的与信号接到时钟信号端CLK，输出端Q接到D触发器1、2的使能端，D触发器I的输出端豆接到输入端D，并作为D触发器2的CLK信号，D触发器2的输出端&连接到输入端D，同时与上CLK后接到D触发器I的CLK输入端，D触发器2的输出端Q连到D触发器3的使能端,并作为输出信号V1输出，D触发器3的输出端g接到输入端D,输出端Q作为输出信号V2输出。D触发器0-3主要实现的功能如下:如图4所示，D触发器0主要实现EN的锁存功能，D触发器1、2主要实现计数功能，计2个周期的PG信号之后，输出高电平。D触发器3在V1的基础上再计一个PG周期，输出V2信号。其中，PG信号为主级开关控制信号。
[0026]电感电流采样保持选通信号S1和S2产生电路:PG与V2求或，然后再与V1，之后和EN相或，得到S1信号，经过非门，得到S2信号。
[0027]电感电流采样保持电路如图4所示，运放同相端接地，反相端接电容C1，然后通过开关K1接电感采样电流IJ?S，通过开关K2接地，运放输出端通过电容C2和开关K3两条通路接到运放的反相端。运放输出端经过缓冲器，与 ' 和Vmp1求和，得到直流电压信号Vd。。其主要工作原理如下:首先，K1和K3接通，K2断开，运放输出端电压为0，因此C1两端电压
C1
就近似等于；然后，K1和K3断开，K2接通，输出电压就从0变为Umax ，我们取
C1=C2，则运放输出端电压最后稳定在IJ?S的最大值其中，KpK2和K3是同类型的开关，当控制信号高电平时，开关闭合。
[0028]在斜坡电压I一上叠加直流电压Vd。的实现电路图中包括电流源I，NMOS电流镜，PMOS电流镜，电容C3,时钟控制开关K4和K5以及参考电压Vd。。电流I通过NMOS电流镜和PMOS电流镜镜像使得Mp2漏端电流为I，开关K4闭合，K5断开，电流I对电容C3充电，电容上的电压从Vd。以*的斜率上升，达到设定电压，此时时钟控制开关K4断开、K5闭合，输出
电压Vmp2立刻下降为Vd。，下一个时钟周期重复以上过程。其中，K4和K5是同类型的开关，当控制信号高电平时，开关闭合。
[0029]图5为电流采样保持电路模块中个信号的波形图，其中包括D触发器I和2的使能信号EN，V1和V2信号，主级开关控制信号PG，PG和V2的或信号，V1和PG、V2的或信号相与以及电感电流込。
[0030]本专利的特点及内容已揭示如上，然而本领域的技术人员可能基于本发明的说明而做种种不背离发明精神的替换及修改。因此，本发明的保护范围应不局限于上述的实施方案，而应包含各种不背离本发明的替换和修改，并为权利要求书所涵盖。
【权利要求】
1.一种减小单电感双输出变换器输出电压稳态误差的方法，单电感双输出变换器的控制电路中，主环采用峰值电流环模式，决定变换器两路负载电流之和，即流过变换器电感L的总电流平均值Iy次环采用电压模式，决定电感电流L在两路输出中的分配，主环设有误差放大器、比较器、触发器和驱动和死区控制电路，误差放大器同相端输入参考电压VKEF1，反相端输入0.4X (V0l+V02)，U02分别是变换器的两路输出电压，误差放大器的输出V。连接比较器的反相输入端，斜坡电压Vrampl与采样的电感电流IJs信号叠加求和后连接比较器的同相输入端，比较器的输出和时钟信号分别输入触发器，触发器的输出连接驱动和死区控制电路的输入，驱动和死区控制电路输出信号PG控制主级开关的通断，其特征在于:当主环误差放大器采用无大电容补偿的低增益误差放大器时，在主环中增设一个电流采样保持电路，该电流采样保持电路的一个输入信号为采样的电感电流IJs信号，电流采样保持电路输出的直流电平Vd。与斜坡电压Vrampl叠加求和后产生新的斜坡电压Vmp2再与采样的电感电流IljRs信号叠加求和后作为比较器同相输入端的输入电压Vs6ns6,同时将误差放大器的输出V。叠加上一个直流电平Vdetl得到比较器的反相端输入信号Ve，该信号Ve也是电流采样保持电路的另一个输入信号，所叠加直流电平Vtkci应满足比较器反相端输入信号值Ve等于变换器满负载时比较器同相端输入信号Vsmsej的最大值Vp, Vp的值随负载变化,变换器满负载时达到最大，vs6ns6=vp-v。，此时比较器输出的信号经过D触发器和驱动和死区控制电路输出的主级开关控制信号PG，能够给变换器电感足够的充电时间，从而减小变换器输出电压的稳态误差。
2.根据权利要求1所述方法中所增设的电流采样保持电路，其特征在于:包括控制信号V1和V2产生电路、D触发器使能信号EN产生电路、电感电流采样保持选通信号S1和S2产生电路、直流电平Vd。产生电路和在斜坡电压Vmp1上叠加直流电压Vd。叠加求和后产生新的斜坡电压Vmip2的电路； 控制信号％和％产生电路包括四个D触发器D0、D1、D2、D3，两个与非门NAND1、NAND2，触发器DO的输入端D与输出端&短接并连接与非门NANDl的一个输入端，与非门NANDl的另一个输入端连接时钟信号CLK，与非门NANDl的输出端连接触发器DO的时钟端，触发器DO的输出端Q分别连接触发器Dl、D2的使能端，触发器Dl的输入端D与输出端^短接并连接触发器D2的时钟端，触发器Dl的输出端Q空接，与非门NAND2的一个输入端连接触发器D2的输入端D和输出端&，与非门NAND2的另一个输入端连接时钟信号CLK，与非门NAND2的输出端连接触发器Dl的时钟端，触发器D2的输出端Q连接触发器D3的使能端并作为控制信号V2的输出端，触发器D3的时钟端连接时钟信号CLK，触发器D3的输入端D与输出端g短接，触发器D3的输出端Q为控制信号V1的输出端； D触发器使能信号EN产生电路包括两个比较器COMP1、COMP2和一个同或门，比较器COMPU COMP2的同相端分别连接电压信号Vh和\，比较器COMPl、C0MP2的反相端互连并连接变换器的两路输出电压差Vtll-Vtl2, Vh和\均选取为(Vtjl-VJ X (I ±2%)，比较器COMPl和C0MP2的输出分别连接同或门的两个输入端，同或门的输出端产生使能信号EN连接至控制信号V1和V2产生电路中触发器DO的使能端； 电感电流采样保持选通信号S1和S2产生电路包括两个或门0R1、0R2，与门AND，非门N0T，或门ORl的两个输入端分别连接主级开关控制信号PG及控制信号V2，或门ORl的输出连接与门AND的一个输入端，与门AND的另一个输入端连接控制信号V1，与门AND的输出连接或门0R2的一个输入端，或门0R2的另一个输入端连接使能信号EN，或门0R2的输出连接非门NOT的输入端并作为选通信号S1输出端，非门NOT的输出端为选通信号S2输出端； 直流电平1产生电路包括控制开关1(1、1(2、1(3，电容(:1、(:2，运算放大器、缓冲器，控制开关1^的一端连接电感电流IJs信号，控制开关K1的另一端连接电容C1的一端并通过控制开关K2接地，电容C1的另一端与运算放大器的反相端、电容C2的一端以及控制开关K3的一端连接，电容C2和控制开关K3的另一端与运算放大器的输出端及缓冲器的输入端连接在一起，运算放大器的同相端接地，控制开关1、K2, K3的控制端分别连选通信号Sp S2, S1，接缓冲器的输出与信号V6及斜坡电压Vraiipl三者叠加求和后产生直流电平vd。输出； 在斜坡电压Vrampl上叠加直流电压Vd。后产生新的斜坡电压Vramp2的电路包括电流源1、NMOS管MN1、Mn2, PMOS管MP1、Mp2，控制开关K4、K5及电容C3，电流源I的正端连接电源Vdd，电流源I的负端与NMOS管Mni的漏极和栅极以及NMOS管Mn2的栅极连接，NMOS管MN1、MN2的源极接地，NMOS管Mn2的漏极与PMOS管Mpi的漏极和栅极以及PMOS管Mp2的栅极连接，PMOS管Mn、Mp2的源极连接电源Vdd，PMOS管Mp2的漏极连接开关K4的一端，开关K4的另一端与开关K5的一端和电容C3的一端连接并作为新的斜坡电压信号Vramp2的输出端,开关K5的另一端和电容C3的另一端连接并连接直流电平Vd。，开关K5、K4的控制端分别连接时钟控制信号CLK及CLK的 反信号
【文档编号】H02M3/157GK103618455SQ201310666465
【公开日】2014年3月5日 申请日期:2013年12月10日 优先权日:2013年12月10日
【发明者】陆生礼, 肖哲飞, 于花, 张力文, 钱钦松, 孙伟锋, 时龙兴 申请人:东南大学