一种T型三电平IGBT互补死区驱动电路的制作方法

本发明涉及光伏三电平逆变器技术领域，具体涉及一种t型三电平igbt互补死区驱动电路。

背景技术：

目前，国家能源局等三部委推出光伏“领跑者”计划，旨在促进先进技术产品应用和产业升级，光伏“领跑者”计划要求，光伏逆变器最高转换效率不低于99％、中国效率不低于98.2％；三电平技术相较于两电平，输出电压更接近正弦波，谐波含量更少，电抗体积更小，采用三电平技术是提升整机效率的有效措施。其中，t型三电平模块包括四个开关管(t1、t2、t3、t4)，需要四路驱动信号，t1管与t3管、t2管与t4管为互补关系，且必须增加死区时间；三相逆变器需要12路驱动信号，这对dsp芯片的资源提出了更高的要求，势必会增加制造成本。

专利cn201422095y提出了一种任意增加死区时间的pwm互补输出单元电路，该方案采用dsp提供的死区信号和触发器来控制死区时间，需额外占用dsp资源，同时，在dsp未输出pwm信号时，该方案电路的输出信号中必有一个为高电平，导致半桥中的一个开关管导通，违背了dsp未发波时igbt必须全部关断的原则。

技术实现要素：

本发明的目的在于针对光伏t型三电平逆变器，提供一种安全可靠的带有互补死区功能的igbt驱动电路。

本发明是通过以下的技术方案来完成的：一种t型三电平igbt互补死区驱动电路，包括互补死区电路模块、故障封波电路模块、光耦互锁电路模块；

所述互补死区电路模块包括rc延时电路、与非门逻辑电路构成；所述与非门逻辑电路包括第一与门芯片，第一非门芯片；

所述第一与门芯片的1脚和dsp发出的pwm_1a驱动信号连接，pwm_1a驱动信号经过rc延时电路与第一与门芯片的2脚连接；第一与门芯片的3脚和13脚相连接；第一与门芯片的12脚与故障封波电路模块连接；第一与门芯片的11脚输出，与光耦互锁电路模块连接；

所述第一非门芯片的1脚和dsp发出的pwm_1a驱动信号连接；第一非门芯片的2脚一方面和第一与门芯片的4脚连接，另一方面，经过rc延时电路和第一与门芯片的5脚连接；第一与门芯片的6脚与10脚相连接；第一与门芯片的9脚和故障封波电路模块连接；第一与门芯片的8脚输出，与光耦互锁电路模块连接。

进一步的，上面所述的pwm_1a驱动信号由数字信号处理器dsp提供。

进一步的，所述rc延时电路包括第一电阻、第一电容和第一二极管，所述第一电阻和第一电容串联，第一二极管和第一电阻并联，第一二极管的阳极与第一电容的一端连接，第一电容的另一端接地。

进一步的，所述故障封波电路模块包括第二与门芯片、第二电阻，所述第二与门芯片的1脚接收由数字信号处理器发出的使能信号，第二与门芯片的2脚接收故障信号，第二与门芯片的3脚与第二电阻的一端连接，第二电阻的另一端接地。

进一步的，所述光耦互锁电路模块包括第一光耦芯片、第二光耦芯片、第三电阻、第四电阻、第五电阻、第六电阻、第二电容和第三电容，所述第一与门芯片的11脚经过第三电阻和第一光耦芯片的阴极相连接，并和第二光耦芯片的阳极相连接，第二光耦芯片的5脚与8脚之间连接第三电容，第二光耦芯片的6脚和7脚相连后与第六电阻相连；所述第一与门芯片的8脚经过第四电阻和第一光耦芯片的阳极相连接，并和第二光耦芯片的阴极相连接，第一光耦芯片的5脚与8脚之间连接第二电容，第一光耦芯片的6脚和7脚相连后与第五电阻相连。

本发明与现有技术比较，其有益效果是：

1、本发明通过互补死区电路模块，将dsp芯片输出的一路驱动信号，转变成一对互补且带有死区时间的驱动信号，死区时间由第一电阻和第一电容决定，一方面节省了dsp资源，另一方面，从硬件电路上，防止了t1管与t3管、t2管与t4管同时导通，避免了igbt短路故障的发生。

2、本发明通过故障封波电路，将igbt故障反馈信号和dsp发出的使能信号进行与逻辑，输出电平再和驱动信号进行与逻辑，使得在dsp允许发波和无igbt故障的情况下，驱动信号才能最终输出。同时，由于互补死区电路的局限性，输出的两路互补驱动信号必然存在一个高电平，另一个低电平的现象，违背了dsp未发波时igbt需全部关断的原则，故障封波电路有效解决了这个局限性，使dsp未发波时，igbt均可靠关断。

3、本发明通过光耦互锁电路，实现了弱电和强电的电气隔离，增强了抗干扰能力，同时，两路带有互补死区的驱动信号经过第四电阻和第五电阻，分别连接第一光耦芯片的阴极和阳极、第二光耦芯片的阳极和阴极，保证最终输出的驱动信号不能同时为高电平，避免了igbt短路故障，起到了二次保护的作用。

附图说明

图1是本发明的总体控制原理框图；

图2是本发明的电路连接示意图；

图3是本发明的驱动信号时序图。

以上附图中：1为互补死区电路模块；2为故障封波电路模块；3为光耦互锁电路模块；11为rc延时电路。

具体实施方式

为了加深对本发明的理解，下面将结合实施例和附图对本发明作进一步详述，该实施例仅用于解释本发明，并不构成对本发明保护范围的限定。

本实施例的总体控制原理框图如图1所示，dsp芯片发出epwm1a和epwm1b两路驱动信号，经过总线收发器电平变换，输出pwm_1a和pwm_1b；pwm_1a驱动信号经过互补死区驱动电路，输出两路互补并带有死区时间的驱动信号a_t1和a_t3；pwm_1b驱动信号经过互补死区驱动电路，输出两路互补并带有死区时间的驱动信号a_t2和a_t4；a_t1、a_t2、a_t3和a_t4这四路驱动信号，经过驱动板直接驱动t型igbt模块的四个开关管；同时，dsp发出的发波使能信号和igbt故障反馈信号共同控制互补死区电路是否输出驱动信号。

如图2所示，整个互补死区驱动电路由互补死区电路模块1、故障封波电路模块2和光耦互锁电路模块3构成，其中互补死区电路模块1由rc延时电路11和与非门逻辑电路构成，rc延时电路11中的第一电阻和第一电容串联，第一二极管和第一电阻并联，第一二极管的阳极与第一电容的一端连接，第一电容的另一端接地；rc延时电路的输出是由低电平向高电平缓慢变化的过程，当上升到第一与门芯片的触发电压时，第一与门芯片才能识别此输入信号为高电平，否则默认为低电平，而上升到触发电压的时间即死区时间，由第一电阻和第一电容两者的大小决定，可任意调整。故障封波电路模块2中第二与门芯片的3脚与第二电阻的一端连接，第二电阻的另一端接地，确保上电初始时刻，故障封波电路模块的输出为低电平，dsp发出的使能信号与第二与门芯片的1脚连接，igbt故障反馈信号和第二与门芯片的2脚连接，共同决定互补死区电路模块是否输出驱动信号。

pwm_1a经过rc延时电路后和第一与门的2脚连接，pwm_1a直接和第一与门芯片的1脚连接，第一与门的3脚和13脚相连接；第一与门芯片的12脚和第二与门芯片的3脚连接，第一与门芯片的11脚经过第三电阻和第一光耦的阴极相连接、和第二光耦芯片的阳极相连接，第二光耦芯片的6脚和7脚相连，经过第六电阻输出a_t1。

pwm_1a和第一非门芯片的1脚相连，取反后，经过第一非门的2脚输出；一方面和第一与门芯片的4脚连接，另一方面经过rc延时电路后和第一与门芯片的5脚连接，第一与门芯片的6脚和10脚相连接；第一与门芯片的9脚和第二与门芯片的3脚连接，第一与门的8脚经过第四电阻和第一光耦芯片的阳极相连接、和第二光耦芯片的阴极相连接，第一光耦芯片的6脚和7脚相连，经过第五电阻输出a_t3。可以看出，当第一与门芯片的11脚和8脚同时输出高电平时，a_t1和a_t3同时为低电平，实现了互锁的功能，起到了二次保护的作用。

为了更清晰的说明本发明的工作原理，输入与输出的驱动信号时序图如图3所示。其中，pwm_1a为输入的驱动信号，a_t1和a_t3为输出的驱动信号，en_t1_t3为igbt故障反馈信号和dsp使能信号进行与逻辑后得到的控制信号。当pwm_1a由低电平跳变为高电平时，第一与门芯片的3脚并不能直接输出高电平，只有经过死区时间t后，rc延时电路的输出电压才能达到第一与门芯片的触发电压，即第一与门芯片的3脚才能输出高电平，使得a_t1变为高电平，而pwm_1a由低电平跳变为高电平时，第一非门的2脚立即由高电平跳变为低电平，使得a_t3变为低电平。当pwm_1a由高电平跳变为低电平时，第一与门芯片的3脚立即由高电平跳变为低电平，使得a_t1变为低电平，而pwm_1a由高电平跳变为低电平时，第一非门芯片的2脚立即跳变为高电平，同理，此时第一与门芯片的6脚并不能直接输出高电平，只有经过死区时间t后，rc延时电路输出电压达到第一与门芯片的触发电压时，第一与门芯片的6脚才能输出高电平，使得a_t3变为高电平。从而，由一路pwm_1a驱动信号，最终输出两路互补且带有死区的驱动信号，电路简单，安全可靠。同时，当出现igbt故障或dsp不允许发波时，控制信号en_t1_t3跳变成低电平，可以看出，不管输入的驱动信号pwm_1a电平如何，a_t1和a_t3这两路输出驱动信号均变为低电平，实现igbt可靠关断。

本发明所述的一种t型三电平igbt互补死区驱动电路，节省了dsp资源，死区时间可以随意调整，并杜绝了igbt直通短路故障，工作可靠稳定。

以上所述仅为本发明的实施例，并不能以此限制本发明的保护范围，凡是利用本发明所作的等效变换或修饰，或直接运用在其他相关技术领域，都应涵盖在本发明的专利保护范围内。