用于dc-dc转换器的经改进仿真电流斜坡的制作方法

用于dc-dc转换器的经改进仿真电流斜坡的制作方法
【专利摘要】本申请案涉及用于DC-DC转换器的经改进仿真电流斜坡。本发明揭示一种用于电力供应电路的电压转换器(图4)。所述电压转换器包括经耦合以接收启用(EN)信号的控制电路(400)。所述控制电路响应于所述启用信号而产生用以提供负载电流(IL)的第一控制信号(PWM)。取样与保持电路(408)经布置以产生用以仿真所述负载电流的第三控制信号(CSP)及用以取样与保持所述第三控制信号的值的第四控制信号(CSN’)。比较器电路(416)经布置以将所述第三与第四控制信号进行比较，且响应于所述比较的结果而产生所述启用信号。
【专利说明】用于DC-DC转换器的经改进仿真电流斜坡
【技术领域】
[0001]本发明的实施例涉及具有自适应接通时间控制方案的闭合环路电压控制。本发明的优选实施例打算供在DC-DC切换调节器电路中使用，但电路也可在需要闭合环路电压调节的其它应用中使用。
【背景技术】
[0002]参考图1及2A，其为现有技术的DC-DC切换调节器电路，如立石(Tateishi)等人在第7，595，624号美国专利中所揭示。切换调节器包含脉冲宽度调制(PWM)控制器52，其经配置以交替地激活10高侧晶体管54及低侧晶体管56，如图1处所展示。PWM控制器52控制提供到晶体管54及56两者的脉冲的工作循环。晶体管54具有连接到供应电压源Vdd的漏极端子。晶体管56具有连接到接地的源极端子。晶体管54及56具有产生切换电压Vsw的共用端子。电感器60互连在所述共用端子与产生电压Vott的输出端子之间。续流二极管62互连在电感器60的一个端子与接地之间。
[0003]在接通时间期间，控制器52激活晶体管54而晶体管56保持不作用。当晶体管54接通时，电压Vsw增加到大致VDD。因此，穿过电感器60的电流增加。在关断时间期间，控制器52将晶体管54去激活且激活晶体管56。因此，电压Vsw降低到大致接地。然而，穿过电感器60的电流往往保持不变。因此，电压Vsw相对于接地变为负的，使得通过续流二极管62供应电感器电流。因此，所述切换调节器操作以维持穿过电感器60的电流，因此提供跨越负载电容器64及负载电阻器66的输出电压VQUT。
[0004]所述切换调节器还包含PWM比较电路68-1以确定晶体管54的相对关断时间及接通时间。输出电压Vott通过包含电阻器R1及R2的分压器70施加到PWM比较电路。所述分压器提供反馈电压Vfb作为输出。所述PWM比较电路包含斜坡信号产生器72-1，其经配置以优选地通过交替地对电容器进行充电或放电而产生斜坡信号。加法器74-1将反馈电压Vfb与斜坡信号相加在一起。将所得经修改反馈电压Vfb2提供到比较器或误差放大器76，其将经修改反馈电压Vfb2与参考电压Vkef进行比较。因此，比较器76将输出提供到PWM控制器52以在接通时间与关断时间之间切换。以此方式，接通时间(TJ大致等于切换时间(Tsw=T0N+T0FF)乘以VOT/VDD，其中切换调节器频率等于1/TSW。
[0005]在图2A的切换调节器电路的操作频率增加时，数个问题限制电路效率。由于噪声或其它效应，参考电压Vkef可经受误差，使得输出电压Vtot与Vkef进行比较，借此产生误差电压VE，如图2A处所展示。此误差电压产生下一接通时间误差Ttl及过早输出纹波电压12。立石(Tateishi)等人揭示如图2B处所展示的改进。此处,将最大反馈电压Vfb加到参考电压％以产生经修改反馈电SVFB2。Vfb2的相对陡峭的斜率将不确定性接通时间从Tum降低到 T—C2。
[0006]随后，借助添加与电感器60并联连接的图3Α的电流感测电路而改进了图2Α的电路，如由德州仪器公司(Texas Instruments Inc.)在2011年2月的申请案报告SLVA453所揭示。所述电流感测电路包含与电感器60并联的串联连接的电阻器300及电容器302，且产生正电流感测信号CSP。串联连接的电阻器304及电容器306与电容器302并联连接且产生负电流感测信号CSN。
[0007]现在参考图3B，其为展示图3A的电流感测电路在连续电流模式(CCM)中的操作的时序图。此处，CCM意指晶体管54或56 (图2A)始终接通。在时间tl处，晶体管54被激活且电压Vsw变高。作为响应，电压CSP仿真电感器电流L直到晶体管54关断且晶体管56接通为止。在时间t2处，CSP再次仿真电感器电流L且在时间t3处变低到谷值。然而，CSN具有在CSP的峰值与谷值之间的中间值。
[0008]接下来参考图3C，其为展示图3A的电流感测电路在不连续电流模式(DCM)中的操作的时序图。此处，DCM意指晶体管54或56 (图2A)接通或者两者均关断。在时间tl处，晶体管54被激活且电压Vsw变高。电压CSP再次仿真电感器电流L直到晶体管54关断且晶体管56接通为止。在时间t2处，CSP再次仿真电感器电流L且降低直到时间t3晶体管56关断时为止。在时间t3与t4之间，晶体管54及56两者均关断，电感器电流IL为0，且CSP及CSN随着电容器302及306放电而变化。CSN在CCM及DCM中的偏移不恒定，且因此在与CSP相比时难以消除。本发明的各种实施例针对于解决这些问题并改进切换调节器的操作。

【发明内容】

[0009]在本发明的优选实施例中，揭示一种用于电力供应器的电压转换器。所述电压转换器包含经耦合以接收启用信号的控制电路。所述控制电路响应于所述启用信号而产生用以提供负载电流的第一控制信号。取样与保持电路经布置以产生用以仿真所述负载电流的第三控制信号及用以取样与保持所述第三控制信号的值的第四控制信号。比较器电路经布置以将所述第三与第四控制信号进行比较且响应于所述比较的结果而产生所述启用信号。
【专利附图】

【附图说明】
[0010]图1是展示图2A的DC-DC电压调节器电路的操作的时序图；
[0011]图2A是现有技术的DC-DC电压调节器电路；
[0012]图2B是展示图2A的电路的改进的时序图；
[0013]图3A是作为对图2A的电路的改进而添加的现有技术的电流感测电路；
[0014]图3B及3C分别是展示图3A的电路在连续电流模式(CCM)及不连续电流模式(DCM)中的操作的时序图；
[0015]图4是本发明的DC-DC电压调节器电路；
[0016]图5A是本发明的电流取样与保持(CSH)电路；
[0017]图5B是用于图5A的电流取样与保持电路的时钟产生器电路；
[0018]图5C及分别是展示图4的电路在连续电流模式(CCM)及不连续电流模式(DCM)中的操作的时序图；
[0019]图6是图4的4输入比较器电路的示意图；且
[0020]图7是图4的PWM控制电路的示意图。
【具体实施方式】[0021]本发明的优选实施例提供胜过现有技术的DC-DC电压转换器的显著优点，如根据以下详细描述将显而易见。
[0022]参考图4，其为本发明的DC-DC电压调节器电路。此处及在以下论述中，在各种图式中使用相同参考编号来指示相同电路元件。所述电压调节器包含脉冲宽度调制(PWM)控制电路400，其产生控制信号PWM及互补控制信号/PWM。在本发明的一些实施例中，可省略互补控制信号/PWM。N沟道晶体管402具有由PWM控制的耦合于供应电压Vdd与电压端子Vsw之间的电流路径。N沟道晶体管404具有耦合于电压端子Vsw与参考供应电压端子Vss之间的电流路径。η沟道晶体管404的电流路径由/PWM控制。电感器406耦合于电压端子Vsff与输出端子Vqut之间以将负载电流込供应到负载电容410及负载电阻412。电流取样与保持电路408与电感器406并联耦合且产生控制信号CSP及CSN’，如将详细地解释。
[0023]将输出电压Vtot反馈到由电阻器R1及R2形成的分压器以在其共用端子处产生反馈电压VFB。由比较器电路416将反馈电压Vfb与参考电压Vkef进行比较且将CSP与CSN’进行比较以产生启用信号EN。Vfb与Vkef的比较相对于CSP与CSN’的比较具有增益因子α (414)。在本发明的优选实施例中，增益因子α具有如由比较器晶体管的相对导电率确定的值4。
[0024]现在转到图5Α，将详细描述电流取样与保持电路408。电阻器500及电容器502串联连接于电压端子Vsw与输出端子Vtot之间以形成RC滤波器。控制信号CSP仿真穿过电感器406的电流。此处,仿真意指CSP的最小值及最大值分别在与L的最小值及最大值实质上相同的时间处发生。此外，CSP随着L增加而增加。第一缓冲器(BUFl)将CSP施加到电阻器512且施加到由时钟信号控制的开关。此处及在以下论述中，以解释的方式来使用开关。在本发明的优选实施例中，这些开关可为双极晶体管、MOS晶体管、CMOS传输门，或此项技术中众所周知的其它装置。由时钟信号03控制的开关选择性地将电阻器512连接到第二缓冲器(BUF2)的输入端子。电容器506经耦合以在由时钟信号O1控制的开关闭合时接收并存储经缓冲信号CSP(VCl)。再次地，电容器508经耦合以在由时钟信号Φ2控制的开关闭合时接收并存储经缓冲信号CSP (VC2)。时钟信号Φ2交替地经激活以分别在02及O1被激活时将VCl及VC2中的一者施加到缓冲器BUF2的输入端子。缓冲器BUF2经由电阻器510将相应经取样CSP (VCl或VC2)施加到电容器504，相应经取样CSP在电容器504处存储为CSN’。
[0025]现在参考图5Β，将详细描述电路产生用于图5Α的电路的时钟信号Φρ 02及Φ3的操作。上拉(PU)及下拉(PD)控制信号由图7的PWM控制电路产生且对应于控制信号PWM及/PWM，如将详细描述。延迟触发器520经耦合以在时钟端子处接收控制信号I3U且在第一时间处产生时钟信号O1的高电平。作为响应，反相器522在第一时间处产生时钟信号Φ2的互补低电平。延迟触发器520的互补输出(/Q)耦合到输入端子D使得控制信号PU的下一高电平在时钟端子处且在第二时间处产生时钟信号O1的低电平。作为响应，反相器522在第二时间处产生时钟信号的互补高电平。
[0026]在不连续操作模式(DCM)中，控制信号及H)两者在相同时间处均为低的。“或非”门524在由P沟道晶体管526、n沟道晶体管528及中间电阻器形成的延迟反相器的输入处产生高电平信号。所述延迟反相器的输出耦合到电容器532以提供RC输出延迟。反相器530经耦合以从延迟反相器接收输出信号且在及H)两者均为低时产生时钟信号φ3的高电平。延迟反相器及Re元件优选地经设计以为ro及ro提供充足时间来稳定，使得CSP与CSN’大致相等。
[0027]现在转到图5C，将详细描述图5A及5B的电路的连续电流模式(CCM)。在时间tl处，信号Vsw(图4)响应于控制信号I3U及对应信号PWM而变高。电感器电流込在时间t2处增加到峰值，同时Vsw为高的。时钟信号O1在时间tl处也变高，同时时钟信号Φ2保持为低。CSP仿真电感器电流込且在时间t2处获得峰值。由于时钟信号O1为高，因此VCl跟踪CSP。CSN’及VC2在存储于电容器508上的CSP的先前经取样值下保持为低。在时间t2处，I3U及PWM变低且H)及/PWM变高。作为响应，负载电流込在时间t3处降低到最小值。CSP再次仿真电感器电流L且在时间t3处获得最小值。由于时钟信号O1直到时间t3均为高，因此VCl跟踪CSP。在时间t3处，时钟信号O1及Φ2分别变低及变高。O1的低电平在电容器506上存储CSP的最小值且将电容器508与BUF2切断连接。Φ2的高电平将电容器506连接到BUF2且在电容器508上存储CSP (VC2)的新的最小值。
[0028]在时间t3处，信号Vsw再次响应于控制信号I3U及对应信号PWM而变高。电感器电流込在时间t4处增加到峰值，同时Vsw为高的。时钟信号Φ2在时间t3处变高，同时时钟信号O1保持为低。CSP仿真电感器电流込且在时间t4处获得峰值。由于时钟信号02为高的，因此VC2跟踪CSP。CSN’及VCl在存储于电容器506的CSP的先前经取样值下保持为低。在时间t4处，I3U及PWM变低且H)及/PWM变高。作为响应，负载电流L在时间t5处降低到最小值。CSP再次仿真电感器电流k且在时间t5处获得最小值。由于时钟信号Φ2直到t5均为高的，因此VC2跟踪CSP。在时间t5处，时钟信号O1及Φ2分别变高及变低。Φ2的低电平在电容器508上存储CSP(VC2)的新的最小值且将电容器506与BUF2切断连接。O1的高电平将电容器508连接到BUF2且在电容器506上存储CSP(VCl)的新的最小值。前述序列继续使得晶体管402或404中的一者接通且另一者关断。
[0029]接下来参考图5D，将详细描述图5Α及5Β的电路的不连续电流模式(DCM)。在时间tl处，信号Vsw(图4)响应于控制信号I3U及对应信号PWM而变高。电感器电流込在时间t2处增加到峰值，同时Vsw为高的。时钟信号O1在时间11处也变高，同时时钟信号Φ2及03保持为低。CSP仿真电感器电流k且在时间t2处获得峰值。由于时钟信号O1为高的，因此VCl跟踪CSP。CSN’及VC2在存储于电容器508上的CSP的先前经取样值下保持为低。在时间t2处，I3U及PWM变低且H)及/PWM变高。作为响应，负载电流L在时间t3处降低到最小值。CSP再次仿真电感器电流k且在时间t3处获得最小值。由于时钟信号O1为高的，因此VCl跟踪CSP。在时间t3处，H)及/PWM变低且PU及PWM保持为低。时钟信号O1及φ2分别保持为高及低。“或非”门524的输入端子处的及ro的低电平产生高电平输出信号，所述高电平输出信号由延迟反相器(526及528)及反相器530缓冲以产生时钟信号Φ3的高电平。从时间t3直到时间t4，电感器电流保持接近零，且Vsw大致等于VQUT。时钟信号Φ3保持为高且经由电阻器512将BUFl的输出连接到BUF2的输入。因此，在t3与t4之间，CSP的目前值替换电容器508上的先前经取样值(VC2)。作为响应，BUF2产生CSNHtS CSP的目前值。此有利地避免电容器508上的所存储CSP样本的泄漏，且在从t3到t4的任何时间周期内使CSN’维持等于CSP。
[0030]在时间t4处，信号Vsw再次响应于控制信号I3U及对应信号PWM而变高。PU的高电平将时钟信号Φ3驱动为低以将BUFl的输出与BUF2的输入切断连接。电感器电流込在时间t5处增加到峰值，同时Vsw为高的。时钟信号Φ2在时间t4处变高且时钟信号O1变低。CSP仿真电感器电流込且在时间t5处获得峰值。由于时钟信号Φ2为高的，因此VC2跟踪CSP。CSN’及VCl在存储于电容器506上的CSP的先前经取样值下保持为低。在时间t5处，PU及PWM变低且H)及/PWM变高。作为响应，负载电流込在时间t6处降低到最小值。CSP再次仿真电感器电流L且在时间t6处获得最小值。由于时钟信号02直到时间t6均为高，因此VC2跟踪CSP。前述序列可以DCM继续或响应于变化的负载条件而转变到CCM。
[0031]现在参考图6，将详细描述图4的4输入比较器电路416。在本发明的优选实施例中，4输入比较器电路包含五个比较器600-608。比较器600将参考电压Vkef与反馈电压Vfb进行比较。比较器602将CSN’与CSP进行比较。如先前所论述，比较器600具有大于比较器602的增益的增益因子α。此增益因子通过相对于晶体管MP3及MP4增加晶体管MPl及ΜΡ2的导电率来实现。串联连接的比较器604及606放大由比较器600及602形成的经组合差电压。比较器608进一步放大来自比较器606的差电压且将单输出信号施加到反相器610。反相器610缓冲单输出且产生施加到PWM控制电路400的启用信号。
[0032]在操作中，启用信号EN在晶体管ΜΡ2及MP4的共用漏极端子(A)相对于晶体管MPl及MP3的共用漏极端子⑶为正时变高。此条件可在反馈电压Vfb小于参考电压Vkef时或在电流感测信号CSP小于电流感测信号CSN’时发生。启用信号EN的低到高转变在图7的PWM控制电路中起始新的接通时间脉冲，如将详细解释。
[0033]参考图7，其为图4的PWM控制电路的简化示意图。所述PWM控制电路包含将单独论述的四个主要部分以及控制逻辑。第一，接通时间定时器区段包含比较器708、电流源710、电容器712及η沟道晶体管714。N沟道晶体管714最初在电流源710关断时对电容器712进行放电。在接通时间脉冲的开始处，η沟道晶体管714关断且电流源710接通。接通时间脉冲的持续时间由电流源710对电容器712进行充电所需的时间确定。比较器708将电容器712上的电压与输出电压Votit进行比较。当电容器712上的电压超过输出电压Vtot时，比较器708在SR触发器702的复位端子处产生高电平输出信号。此对SR触发器702进行复位且在Q端子处产生低输出信号，借此终止接通时间脉冲。
[0034]第二，关断时间定时器区段包含比较器722、参考电压源724、电流源716、电容器718及η沟道晶体管720。η沟道晶体管720最初在电流源716关断时对电容器718进行放电。在关断时间脉冲的开始处，η沟道晶体管720关断且电流源716接通。关断时间脉冲的持续时间由电流源716对电容器718进行充电所需的时间确定。比较器722将电容器718上的电压与参考电压源724进行比较。在电容器718上的电压超过参考电压源724时，比较器722在“或”门728的一个输入端子处产生高电平输出信号。“或”门728的另一输入仍为低的，如由在先前接通时间周期中SR触发器702的Q输出所确定。来自“或”门728的高电平输出被施加到“与”门700的一个输入。然而，下一接通时间脉冲将直到启用信号EN变高才开始。来自“或”门728的高电平输出被施加到反相器730以将SR触发器734的S端子驱动为低。来自“或”门728的高电平输出也被施加到“与”门732以将SR触发器734的R端子驱动为高。SR触发器734的复位端子的高电平在Q端子处产生低输出信号，借此终止关断时间脉冲。
[0035]第三，零交叉区段包含比较器740及开关SWZ。。SR触发器734的Q输出在关断时间脉冲期间为高，借此产生H)及/PWM的高电平使得η沟道晶体管404 (图4)接通。SR触发器734的Q输出的高电平激活开关SWzc使得比较器740将电压Vsw与参考电压Vss或接地进行比较。如果在关断时间周期期间电压Vsw相对于接地变为负的，那么比较器740在“或”门726的输入处产生低电平输出。连同来自SR触发器702的Q端子的低电平一起，“或”门726在“与”门732的输入处产生低电平，以在SR触发器734的R输入处产生低电平。SR触发器734的R输入的低电平防止关断时间脉冲的终止，即使关断时间定时器已期满。因此，η沟道晶体管404在电压Vsw相对于接地为负时保持接通，以防止可能诱发少数载流子注入的任何显著下冲。
[0036]第四，交叉传导控制区段包含“与”门704及736、缓冲器706及738、比较器742及744以及参考电压源746及748。交叉传导控制区段确保η沟道晶体管402及404决不在相同时间处接通。在接通时间周期期间，举例来说，“与”门704产生高电平信号PU。缓冲器706缓冲此信号以在η沟道晶体管402的栅极处以及在比较器742的一个输入处提供PWM的高电平。在PWM的电平超过参考电压746时，比较器742产生关断η沟道晶体管714的低电平输出且产生低电平信号ro及经缓冲信号/pwm。因此，ro及/PWM在pwm大于参考电压746时保持为低。同样地，在关断时间周期期间，“与”门736产生高电平信号H)。缓冲器738缓冲此信号以在η沟道晶体管404的栅极处以及在比较器744的一个输入处提供/PWM的高电平。在/PWM的电平超过参考电压748时，比较器744产生低电平输出，此又产生低电平信号I3U及经缓冲信号PWM。因此，I3U及PWM在/PWM大于参考电压748时保持为低。
[0037]再进一步，因此，尽管已提供了众多实例，但所属领域的技术人员应认识到，可对所描述的实施例做出各种修改、替代或变更，同时仍属于由所附权利要求书界定的发明范围内。举例来说，虽然先前接通时间及关断时间电路揭示具有正斜率的电流斜坡，但本发明的替代实施例也可采用具有负斜率或正与负斜率的组合的的电流斜坡。此外，虽然本发明的实施例揭示正电力供应电压，但本发明的其它实施例也可针对于负电力供应电压。在理解本发明说明书后，所属领域的一般技术人员将易于明了其它组合。
【权利要求】
1.一种电压转换器,其包括: 控制电路，其经耦合以接收启用信号，所述控制电路响应于所述启用信号而产生用以将负载电流提供到输出端子的第一控制信号； 取样与保持电路，其经布置以产生用以仿真所述负载电流的第三控制信号及用以取样与保持所述第三控制信号的值的第四控制信号；及 比较器电路，其经布置以将所述第三与第四控制信号进行比较且响应于所述比较的结果而产生所述启用信号。
2.根据权利要求1所述的电压转换器，其包括: 负载电容器，其耦合到所述输出端子 '及 电感器，其经布置以响应于所述第一控制信号而将所述负载电流传导到所述负载电容器。
3.根据权利要求1所述的电压转换器，其中所述控制电路产生与所述第一控制信号互补的第二控制信号。
4.根据权利要求1所述的电压转换器，其中所述控制电路在所述第一控制信号具有高电平时产生具有低电平的第二控制信号，且其中所述第三与第四控制信号在所述第一及第二控制信号两者均 具有低电平时为相等的。
5.根据权利要求1所述的电压转换器，其中所述第四控制信号的值为所述第三控制信号的最小值的样本。
6.根据权利要求1所述的电压转换器，其中所述第三控制信号交替地具有最小值及最大值，且其中所述第四控制信号为所述第三控制信号的每一最小值的连续样本。
7.根据权利要求1所述的电压转换器，其包括: 电流源； 电容器，其经耦合以从所述电流源接收电流 '及 比较器，其具有耦合到所述电容器的第一输入端子且具有耦合到所述输出端子的第二输入端子，其中所述第一控制信号的持续时间由来自所述比较器的输出信号确定。
8.一种电力供应器,其包括: 第一输出晶体管，其具有第一控制端子，且具有耦合于供应电压与输出端子之间的电流路径； 第二输出晶体管，其具有第二控制端子，且具有耦合于所述输出端子与参考端子之间的电流路径； 控制电路，其经耦合以接收启用信号，所述控制电路响应于所述启用信号而在所述第一控制端子处产生第一控制信号且在所述第二控制端子处产生第二控制信号； 取样与保持电路，其经布置以产生用以仿真负载电流的第三控制信号及用以取样与保持所述第三控制信号的值的第四控制信号；及 比较器电路，其经布置以将所述第三与第四控制信号进行比较且响应于所述比较的结果而产生所述启用信号。
9.根据权利要求8所述的电力供应器，其包括: 负载电容器，其耦合到所述输出端子 '及 电感器，其经布置以响应于所述第一控制信号而将所述负载电流传导到所述负载电容器。
10.根据权利要求8所述的电力供应器，其中所述第一与第二控制信号在连续操作模式中为互补的。
11.根据权利要求8所述的电力供应器，其中所述第一与第二控制信号两者在不连续操作模式中的第一时间处为低的。
12.根据权利要求8所述的电力供应器，其中所述第四控制信号的值为所述第三控制信号的最小值的样本。
13.根据权利要求8所述的电力供应器，其中所述第四控制信号的所述值为所述第三控制信号的最大值的样本。
14.根据权利要求8所述的电力供应器，其中所述第三控制信号交替地具有最小值及最大值，且其中所述第四控制信号为所述第三控制信号的每一最小值或最大值的连续样本。
15.—种调节输出电压的方法,其包括: 响应于启用信号而产生具有第一持续时间的接通时间信号； 响应于所述接通时间信号而产生负载电流； 产生仿真所述负载电流的第一电压信号； 产生具有所述第一电压信号的经取样值的第二电压信号； 将所述第一与第二电压信号进行比较；及 响应于所述比较步骤的结果而产生所述启用信号。
16.根据权利要求15所述的方法，其包括: 在所述产生所述接通时间信号的步骤之后，产生具有第二持续时间的关断时间信号。
17.根据权利要求15所述的方法，其中所述经取样值为所述第一电压信号的最小值。
18.根据权利要求15所述的方法，其中所述第一电压信号包括交替的最小值及最大值的序列，且其中所述第二电压信号为所述第一电压信号的每一连续最小值的样本。
19.根据权 利要求15所述的方法，其中所述第一电压信号包括交替的最小值及最大值的序列，且其中所述第二电压信号为所述第一电压信号的每一连续最大值的样本。
20.根据权利要求15所述的方法，其中所述比较步骤包括将来自所述输出电压的反馈信号与参考电压进行比较。
【文档编号】H02M3/155GK104009630SQ201410062058
【公开日】2014年8月27日 申请日期:2014年2月24日 优先权日:2013年2月22日
【发明者】松·郭 申请人:德州仪器公司