用于隔离式变换器的控制电路和隔离式变换器的制造方法
【专利摘要】本发明涉及用于隔离式变换器的控制电路和隔离式变换器，所述控制电路包括供电输入端、栅极连接端、源极连接端、源极驱动晶体管、辅助开关、箝位二极管和控制信号生成电路。源极驱动晶体管连接在源极连接端和接地点之间；辅助开关连接在栅极连接端和供电输入端之间；箝位二极管连接在供电输入端和源极连接端之间；控制信号生成电路用于生成第一控制信号和第二控制信号；第一控制信号控制源极驱动晶体管在第一时间区间关断，第二控制信号控制辅助开关在第二时间区间关断，第一时间区间和第二时间区间位于主功率晶体管导通的时间区间内；第二时间区间大于第一时间区间或与第一时间区间相同。本发明可解决源极驱动型隔离式变换器供电不足的问题。
【专利说明】用于隔离式变换器的控制电路和隔离式变换器
【技术领域】
[0001]本发明涉及电力电子技术，具体涉及用于隔离式变换器的控制电路和隔离式变换器。
【背景技术】
[0002]隔离式变换器被广泛应用于各种离线供电系统中。隔离式变换器通常包括功率级电路和控制电路。在现有的隔离式变换器中，控制电路通常由供电电容供电，而供电电容需要辅助绕组来提供能量。
[0003]因而，源极驱动型隔离式变换器被提出以摆脱对于辅助绕组的依赖。图1以反激式变换器为例示出了现有的隔离式变换器的电路示意图。如图1所示，隔离式变换器10的功率级电路11包括主功率晶体管QM，其控制电路12包括控制信号生成电路Ctrll和源极驱动晶体管Qs，通过控制源极驱动晶体管Qs的导通/关断，可以改变主功率晶体管Qm源极的电压，进而改变主功率晶体管Qm栅源电压，从而使得主功率晶体管Qm随源极驱动晶体管Qs同步导通/关断。
[0004]图1所示的隔离式变换器无需辅助绕组即可实现对控制电路的供电，为控制电路12供电的供电电压是在主功率晶体管Qm导通期间，由主功率晶体管Qm的漏源电容(也即晶体管漏-源端的寄生电容)产生的电流对供电电容Cs充电产生的，但是，现有的电路结构容易出现供电不足的情况，影响控制电路正常工作。
【发明内容】
[0005]有鉴于此，本发明克服了用于隔离式变换器的控制电路供电不足的缺陷。
[0006]在第一方面，提出一种控制电路，用于隔离式变换器，所述控制电路包括供电输入端、栅极连接端、源极连接端、源极驱动晶体管、辅助开关、箝位二极管和控制信号生成电路；
[0007]所述供电输入端用于连接为所述控制电路供电的供电电容；所述栅极连接端用于与所述隔离式变换器的主功率晶体管的栅极连接；所述源极连接端用于与所述主功率晶体管的源极连接；
[0008]所述源极驱动晶体管连接在所述源极连接端和接地点之间；
[0009]所述辅助开关连接在所述栅极连接端和所述供电输入端之间；
[0010]所述箝位二极管连接在所述供电输入端和所述源极连接端之间；
[0011 ] 所述控制信号生成电路用于生成第一控制信号和第二控制信号；所述第一控制信号控制所述源极驱动晶体管在第一时间区间关断，所述第二控制信号控制所述辅助开关在第二时间区间关断，所述第一时间区间和所述第二时间区间位于脉宽调制信号指示主功率晶体管导通的时间区间内；所述第二时间区间大于所述第一时间区间或与所述第一时间区间相同。
[0012]在第二方面，提供一种隔离式变换器包括具有主功率晶体管的功率级电路、供电电容和如上所述的控制电路；
[0013]所述主功率晶体管的栅极与所述控制电路的栅极连接端连接，所述主功率晶体管的源极与所述控制电路的源极连接端连接，所述供电电容连接在所述供电输入端和接地点之间。
[0014]本发明通过在主功率晶体管的栅极和控制电路供电输入端之间设置辅助开关，并控制辅助开关和源极驱动晶体管在原边绕组电流上升期间关断，使得流过原边绕组的电流通过主功率晶体管对供电电容充电，避免了供电电压过低情况的出现，保证了控制电路的正常工作。
【专利附图】
【附图说明】
[0015]通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中:
[0016]图1是现有技术中源极驱动型隔离式变换器的电路示意图；
[0017]图2是本发明第一实施例的隔离式变换器的电路示意图；
[0018]图3是本发明第二实施例的隔离式变换器的电路示意图；
[0019]图4是本发明第二实施例中延时脉冲电路的一个优选电路示意图；
[0020]图5是本发明第二实施例的隔离式变换器的信号波形示意图；
[0021]图6是本发明第三实施例的隔离式变换器所采用的控制信号生成电路的示意图；
[0022]图7是本发明第四实施例的隔离式变换器所采用的控制信号生成电路的示意图；
[0023]图8是本发明第四实施例的隔离式变换器的信号波形示意图；
[0024]图9是本发明第五实施例的隔离式变换器所采用的控制信号生成电路的示意图；
[0025]图10是本发明第六实施例的隔离式变换器所采用的控制信号生成电路的示意图。
【具体实施方式】
[0026]以下基于优选实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
[0027]此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
[0028]同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
[0029]除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。[0030]在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0031 ] 在本发明中，所有用于控制晶体管或开关的控制信号或者用于生成控制信号的信号均包括两种状态，也即关断状态和导通状态，当控制信号处于关断状态时，其控制的晶体管或开关被关断，而当控制信号处于导通状态时，其控制的晶体管或开关被导通。
[0032]本发明可以被应用于任何隔离式变换器，在以下的详细描述中，仅以反激式变换器(flyback converter)为例解释本发明的具体工作原理。
[0033]图2是本发明第一实施例的隔离式变换器的电路示意图。如图2所示，隔离式变换器20包括具有主功率晶体管的功率级电路21、供电电容Cs和控制电路22。
[0034]具体地，功率级电路21包括变压器T、主功率晶体管Qm和副边整流滤波电路。变压器T包括相互耦合的原边绕组LI和副边绕组L2。副边整流滤波电路与副边绕组L2连接。
[0035]控制电路22包括供电输入端cc、栅极连接端g、源极连接端S、源极驱动晶体管Qs、辅助开关Q。、箝位二极管D2和控制信号生成电路Ctrl2。
[0036]主功率晶体管Qm的栅极与控制电路32的栅极连接端g连接，主功率晶体管Qm的源极与控制电路32的源极连接端s连接，供电电容Cs连接在供电输入端cc和接地点gnd之间。
[0037]在控制电路22中，供电输入端cc用于连接为控制电路22供电的供电电容Cs ;栅极连接端g用于与隔离式变换器20的主功率晶体管Qm的栅极连接；源极连接端s用于与主功率晶体管Qm的源极连接。
[0038]源极驱动晶体管Qs连接在源极连接端s和接地点gnd之间。
[0039]辅助开关Q。连接在栅极连接端g和供电输入端cc之间。
[0040]箝位二极管D2连接在供电输入端cc和源极连接端s之间。
[0041]控制信号生成电路Ctrl2用于生成第一控制信号Vqs和第二控制信号VQ。，并分别输出到源极驱动晶体管Qs和辅助开关的控制端。第一控制信号Vqs控制源极驱动晶体管Qs在第一时间区间Tl关断，第二控制信号VQ。控制辅助开关Q。在第二时间区间T2关断，第一时间区间Tl和第二时间区间T2位于脉宽调制信号PWM指示主功率晶体管Qm导通的时间区间内，并且第二时间区间T2大于第一时间区间Tl或与第一时间区间Tl相同。
[0042]本实施例的电路工作原理如下，控制信号生成电路Ctrl2可以根据反馈参量(例如，输出电压、原边电流等)确定指示主功率晶体管Qm导通和关断状态的脉宽调制信号Vpwm(PWM, Pulse Width Modulation)，并基于该信号生成第一控制信号VQs和第二控制信号VQc，在脉宽调制信号Vpwm由关断状态切换至导通状态时，第一控制信号Vqs控制源极驱动晶体管Qs由关断切换为导通，同时，第二控制信号VQ。控制辅助开关Q。处于导通状态，此时，主功率晶体管Qm的栅极电压等于供电输入端电压Vcc，由于源极驱动晶体管Qs导通，主功率晶体管Qm的源极电压为O。因此，主功率晶体管Qm的栅源电压等于Vcc，从而使得主功率晶体管Qm被驱动导通，此时电流流过原边绕组LI，并且逐渐上升，变压器T进行储能。
[0043]在脉宽调制信号Vpwm指示主功率晶体管Qm保持导通的期间内，供电输入端的供电电压Vcc持续下降，如果不能得到补偿，供电电压Vcc可能过低，进而导致控制电路22供电不足而不能正常工作。由此，控制电路22在脉宽调制信号Vpwm指示主功率晶体管Qm保持导通的期间内，控制源极驱动晶体管Qs和辅助开关Qc同时关断一段时间。在此期间内，由于源极驱动晶体管Qs关断，主功率晶体管Qm的源极电压被逐渐抬升直至等于供电输入端电压Vcc,使得箝位二极管D2导通，即将主功率晶体管Qm的源极电压箝位在Vcc。由于此时辅助开关Qc也处于关断状态，主功率晶体管Qm的栅源电容没有放电通道，主功率晶体管Qm的栅极和源极之间的电压差保持不变，使得主功率晶体管Qm保持导通。原边绕组的电感电流Ip通过箝位二极管D2向供电电容Cs充电，补偿供电电压Vcc。
[0044]在对供电电压Vcc进行补偿满足预定条件后，源极驱动晶体管Qs被控制恢复导通，使得主功率晶体管Qm的源极电压被下拉到0，箝位二极管D2关断，原边绕组的电感电流Ip通过源极驱动晶体管Qs流向接地点，停止对供电电容Cs充电。
[0045]在脉宽调制信号Vpwm指示关断时，源极驱动晶体管Qs关断，并且此时辅助开关Q。处于导通状态。这会使得主功率晶体管Qm的栅源电压快速变为0，进而导致主功率晶体管Qm关断。因此，为了保持主功率晶体管Qm维持导通状态，辅助开关Q。的关断时间区间(也即第二时间区间)需要大于源极驱动晶体管Qs的关断时间区间(也即第一时间区间)或者至少与源极驱动晶体管Qs的关断时间区间(也即第一时间区间)相同。
[0046]本领域技术人员容易理解，只要第二时间区间和第一时间区间满足上述关系，无论充电时间的长短，均可以一定程度缓解控制电路供电不足的风险。
[0047]由此，本实施例通过在主功率晶体管的栅极和控制电路供电输入端之间设置辅助开关，并控制辅助开关和源极驱动晶体管在原边绕组电流上升期间关断，使得流过原边绕组的电流通过主功率晶体管对供电电容充电，避免了供电电压过低情况的出现，保证了控制电路的正常工作。
[0048]图3是本发明第二实施例的隔离式变换器的电路示意图。如图3所示，本实施例的隔离式变换器30的功率级电路31与第一实施例相同，在此不再赘述。
[0049]控制电路32包括供电输入端cc、栅极连接端g、源极连接端S、源极驱动晶体管Qs、辅助开关Q。、箝位二极管D2和控制信号生成电路Ctrl3。
[0050]主功率晶体管Qm的栅极与控制电路32的栅极连接端g连接，主功率晶体管Qm的源极与控制电路32的源极连接端连接，供电电容Cs连接在供电输入端cc和接地点gnd之间。
[0051]在一个优选实施方式中，隔离式变换器30还可以包括用于为控制电路32启动供电的启动电阻Rin和吸收电路。
[0052]在控制电路32中，供电输入端cc用于连接为控制电路32供电的供电电容Cs ;栅极连接端g用于与隔离式变换器的主功率晶体管Qm的栅极连接；源极连接端s用于与主功率晶体管Qm的源极连接。
[0053]源极驱动晶体管Qs连接在源极连接端s和接地点gnd之间。
[0054]辅助开关Q。连接在栅极连接端g和供电输入端cc之间。
[0055]箝位二极管D2连接在供电输入端cc和源极连接端s之间。
[0056]在本实施例中，控制信号生成电路Ctrl3包括脉宽调制信号生成电路Ctrl31和控制信号获取电路Ctrl32。
[0057]脉宽调制信号生成电路Ctrl31用于生成指示主功率晶体管Qm导通和关断的时间区间的脉宽调制信号。其可以基于本领域技术人员熟知的以及其它现有技术中披露的手段实现，也即，根据反馈参量(例如，输出电压、原边电流等)确定指示主功率晶体管Qm导通和关断的时间区间的脉宽调制信号VPWM。
[0058]控制信号获取电路Ctrl32根据脉宽调制信号Vpwm和供电输入端电压Vcc生成所述第一控制信号Vqs和第二控制信号VQ。。
[0059]第一控制信号Vqs在导通切换时刻后延迟第一延迟时间dl并切换为关断状态，在供电输入端电压大于第一阈值电压时切换为导通状态。
[0060]第二控制信号VQ。在导通切换时刻后延迟第二延迟时间d2并切换为关断状态，在供电输入端电压大于第一阈值电压时切换为导通状态。
[0061]在本实施例中，导通切换时刻为脉冲调制信号Vpwm由关断状态切换至导通状态的时刻。
[0062]在本实施例中，第一控制信号Vqs对应的第一时间区间Tl与第二控制信号Vq。对应的第二时间区间T2不同。两者可以具有不同的起始时刻和相同的结束时刻。
[0063]如图3所示，控制信号获取电路Ctrl32包括第一延时脉冲电路DP1、第二延时脉冲电路DP2、第一 RS触发器RS1、第二 RS触发器RS2、过压比较器CMPl和逻辑电路0UT1。
[0064]第一延时脉冲电路DPl输入脉宽调制信号VPWM，其输出端连接到第一 RS触发器RSl的复位端，用于输出第一复位脉冲，相对于导通切换时刻，第一复位脉冲被延迟第一延迟时间dl。
[0065]第二延时脉冲电路DP2输入脉宽调制信号VPWM，其输出端连接到第二 RS触发器RS2的复位端，用于输出第二复位脉冲，相对于导通切换时刻，第二复位脉冲被延迟第二延迟时间d2。
[0066]其中，第一延迟时间dl大于第二延迟时间d2。
[0067]优选地，如图4所示，延时脉冲电路可以采用信号延时电路DL和单脉冲生成电路OS串联组成。信号延时电路DL对其输入信号延迟预定的时间输出，单脉冲生成电路OS根据其输入信号的上升沿来触发输出单脉冲信号。
[0068]过压比较器CMPl的同相输入端输入供电输入端电压Vcc,反相输入端输入第一阈值电压Vthl，第一阈值电压Vthl定义了在主功率晶体管导通期间对于供电电容Cs进行充电的电压上限。过压比较器CMPl的输出端同时与第一 RS触发器RSl和第二 RS触发器RS2的置位端连接，在供电输入端电压Vcc上升到大于第一阈值电压Vthl时输出置位脉冲。
[0069]在图3中，逻辑电路OUTl为逻辑与门，其输入端分别输入第一 RS触发器RSl的输出信号和脉宽调制信号VPWM，输出第一控制信号VQs。当然，本领域技术人员容易理解，逻辑电路OUTl可以根据各信号高低电平所代表的含义不同而做出适应性地修改，只要保证输出的第一控制信号Vqs在第一 RS触发器RSl的输出信号和脉宽调制信号Vpwm均为导通状态时处于导通状态，在第一 RS触发器RSl的输出信号或脉宽调制信号Vpwm为关断状态时处于关断状态即可。
[0070]第二 RS触发器RS2根据输入的置位脉冲和复位脉冲输出第二控制信号VQ。。
[0071]图5是本发明第二实施例的隔离式变换器的信号波形示意图。以下结合图5说明本实施例的隔离式变换器的工作原理。在本实施例中，以高电平为导通状态，低电平为关断状态为例进行说明。当然，本领域技术人员容易理解，出于其它方面的考虑，也可以将低电平设置为导通状态，高电平设置为关断状态。还可以对于不同的开关或晶体管设置不同的指示电平，例如，对于脉宽调制信号VPWM，高电平指示导通而低电平指示关断，同时对于第一控制信号Vqs，高电平指示导通而低电平指示关断。为适应于电平定义的变化而对电路作出的改变仅仅是本领域技术人员可以作出的等同替换。
[0072]如图5所示，在t0时刻，也即在脉宽调制信号Vpwm由关断状态切换至导通状态时，脉宽调制信号为Vpwm高电平，此时，第一 RS触发器RSl和第二 RS触发器RS2均处于置位状态，均输出高电平，因此，第一控制信号Vqs和第二控制信号VQ。均为高电平。此时，主功率晶体管Qm的栅极电压等于供电电压Vcc，由于源极驱动晶体管Qs导通，主功率晶体管Qm的源极电压为O。因此，主功率晶体管Qm的栅源电压等于Vcc，从而使得主功率晶体管Qm被驱动导通，此时电流流过原边绕组LI，并且逐渐上升，变压器T进行储能。
[0073]在tl时刻，其距离t0时刻(也即脉宽调制信号Vpwm的上升沿)的时间为第二延迟时间d2，第二延时脉冲电路DP2在此时输出复位脉冲，使得第二 RS触发器RS2输出的第二控制信号VQ。由高电平切换为低电平。由于第一延迟时间dl大于第二延迟时间d2，因此，在tl时刻，第一控制信号Vqs仍然为高电平。
[0074]在t0时刻至t2时刻，供电输入端电压Vcc持续下降。
[0075]在t2时刻，其距离t0时刻(也即脉宽调制信号Vpwm的上升沿)的时间为第一延迟时间dl,第一延时脉冲电路DPl在此时输出复位脉冲,使得第一 RS触发器RSl的输出信号由高电平切换为低电平。因此，逻辑电路OUTl输出的第一控制信号Vqs由高电平切换为低电平。
[0076]在t2时刻至t3时刻，第一控制信号Vqs和第二控制信号Vq。均保持为低电平，使得源极驱动晶体管Qs和辅助开关Q。保持关断。由于源极驱动晶体管Qs关断，主功率晶体管Qm的源极电压被逐渐抬升直至等于供电输入端电压Vcc，使得箝位二极管D2导通，即将主功率晶体管Qm的源极电压箝位在Vcc。由于此时辅助开关Qc也处于关断状态，主功率晶体管Qm的栅源电容没有放电通道，主功率晶体管Qm的栅极和源极之间的电压差保持不变，使得主功率晶体管Qm保持导通。在此期间内，原边绕组的电感电流Ip通过箝位二极管D2向供电电容Cs充电，补偿供电电压Vcc。在此期间，供电输入端电压Vcc持续上升。
[0077]在t3时刻，供电输入端电压Vcc上升到预定的第一阈值电压Vthl，此时，过压比较器CMPl输出高电平，使得第一 RS触发器RSl和第二 RS触发器RS2被置位，都输出高电平。因此，第二控制信号Vq。为高电平。同时，由于在t3时刻，脉宽调制信号Vpwm为高电平，因此，第一控制信号Vqs也为高电平。因此，在该时刻，源极驱动晶体管Qs和辅助开关Q。同时由关断切换至导通。使得主功率晶体管Qm的源极电压被下拉到0，箝位二极管D2关断，原边绕组的电感电流Ip通过源极驱动晶体管Qs流向接地点，停止对供电电容Cs充电。由于停止对供电电容Cs充电,供电输入端电压Vcc从第一阈值电压Vthl开始持续下降，使得过压比较器CMPl输出低电平。
[0078]在t3时刻至t4时刻,供电输入端电压Vcc从第一阈值电压Vthl开始持续下降。原边绕组的电感电流Ip仍线性增加。
[0079]在t4时刻，脉宽调制信号Vpwm由高电平切换为低电平，使得逻辑电路OUTl输出的第一控制信号Vqs变为低电平。由此，源极驱动晶体管Qs关断。此时第二控制信号Vq。仍然保持高电平，使得辅助开关Q。保持导通。由于源极驱动晶体管Qs关断，主功率晶体管Qm的源极电压被抬高，使得箝位二极管D2导通，从而使得主功率晶体管Qm的栅源电压下降，进而使得主功率晶体管Qm关断。
[0080]在t4时刻至t5时刻，由于主功率晶体管Qm关断，原边绕组的电感电流Ip线性减小，副边绕组的电感电流Is线性增大，原边绕组的漏感与主功率晶体管Qm的寄生电容谐振，因而当接近t5时刻时，主功率晶体管Qm的漏极电压Vd和源极电压Vs的波形发生振荡。
[0081]优选地，在隔离式变换器30包括吸收电路时，在主功率晶体管Qm被关断后，其漏极电压Vd很快被抬升，并被吸收电路箝位。吸收电路包括吸收电阻R、吸收电容C和吸收电路箝位二极管D3。当Vd快速升高时，吸收电路箝位二极管D3导通，原边绕组的电感电流Ip向吸收电容C充电，然后吸收电容C两端的电压被吸收电阻R消耗，以防止主功率晶体管Qm关断时的漏源电压过高而被击穿。
[0082]在t5时刻，原边绕组LI和副边绕组L2换流完成。副边绕组的电感电流Is达到最大值。在t5时刻后，副边绕组的电感电流Is线性减小，为隔离式变换器输出端的负载供倉泛。
[0083]由此，本实施例通过在主功率晶体管导通期间对供电电容充电，可以避免了供电电压过低情况的出现，保证了控制电路的正常工作。本实施例的控制信号生成电路中，辅助开关在源极驱动晶体管关断前关断，可以保证源极驱动晶体管的关断不会导致主功率晶体管误关断，具有较好的可靠性。同时，本实施例采用过压比较器输出信号，同时控制源极驱动晶体管和辅助开关导通，元器件数量较少，可以减小电路规模。
[0084]图6是本发明第三实施例的隔离式变换器所采用的控制信号生成电路的示意图。本实施例的隔离式变换器的其它部分与第二实施例类似，在此不再赘述。本实施例的控制信号生成电路Ctrl6包括脉宽调制信号生成电路Ctrl61和控制信号获取电路Ctrl62。
[0085]脉宽调制信号生成电路Ctriei用于生成指示主功率晶体管Qm导通和关断的时间区间的脉宽调制信号VPWM。
[0086]控制信号获取电路Ctrl62根据脉宽调制信号Vpwm和供电输入端电压Vcc生成第一控制信号Vqs和第二控制信号VQ。。
[0087]与第二实施例不同，在本实施例中，第一控制信号Vqs对应的第一时间区间Tl与第二控制信号Vq。对应的第二时间区间T2相同。两者具有相同的起始时刻和相同的结束时刻。
[0088]如图6所示，控制信号获取电路Ctrl62包括延时脉冲电路DP3、RS触发器RS3、过压比较器CMP2和逻辑电路0UT2。
[0089]延时脉冲电路DP3输入脉宽调制信号VPWM，其输出端连接到RS触发器RS3的复位端，用于输出复位脉冲，相对于导通切换时刻，复位脉冲被延迟第一延迟时间dl。在本实施例中，第一延迟时间dl可以设置得与第二实施例中相同。导通切换时刻为脉冲调制信号Vpwm由关断状态切换至导通状态的时刻。
[0090]过压比较器CMP2连接到RS触发器RS3的置位端，在供电输入端电压Vcc大于第一阈值电压Vthl时输出置位脉冲。
[0091]RS触发器RS3输出第二控制信号VQc。
[0092]逻辑电路0UT2根据RS触发器的输出信号和脉宽调制信号Vpwm输出第一控制信号Vqs,使得第一控制信号Vqs在RS触发器RS3的输出信号VQ。和脉宽调制信号Vpwm均为导通状态时处于导通状态，在RS触发器的输出信号或脉宽调制信号Vpwm为关断状态时处于关断状态。
[0093]在图6中，逻辑电路0UT2为逻辑与门，其输入端分别输入RS触发器RS3的输出信号和脉宽调制信号VPWM，输出第一控制信号VQs。当然，本领域技术人员容易理解，逻辑电路0UT2可以根据各信号高低电平所代表的含义不同做出适应性修改。
[0094]本实施例的信号波形与第二实施例的信号波形不同之处是本实施例中，在脉宽调制信号Vpwm指示主功率晶体管Qm导通期间，第一控制信号Vqs和第二控制信号VQ。控制源极驱动晶体管Qs和辅助开关Q。同时关断，并在供电输入端电压Vcc上升到第一阈值电压Vthl后同时导通。
[0095]通过以上设置，本实施例的控制信号生成电路元件数量较少，可以进一步减小电路规模。
[0096]图7是本发明第四实施例的隔离式变换器所采用的控制信号生成电路的示意图。本实施例的隔离式变换器的其它部分与第二实施例类似，在此不再赘述。本实施例的控制信号生成电路Ctrl7包括脉宽调制信号生成电路Ctrl71和控制信号获取电路Ctrl72。
[0097]脉宽调制信号生成电路Ctrl71用于生成指示主功率晶体管Qm导通和关断的时间区间的脉宽调制信号VPWM。
[0098]控制信号获取电路Ctrl72根据脉宽调制信号Vpwm和供电输入端电压Vcc生成第一控制信号Vqs和第二控制信号VQ。。
[0099]在本实施例中，第一控制信号Vqs对应的第一时间区间Tl与第二控制信号Vq。对应的第二时间区间T2不同。两者可以具有不同的起始时刻和相同的结束时刻。
`[0100]与第二实施例不同的是，本实施例的控制信号获取电路Ctrl72具有不同的电路结构。如图7所示，控制信号获取电路Ctrl72包括第一欠压比较器CMP3、第二欠压比较器CMP4、单脉冲生成电路OS 1、第一逻辑电路LGl、第二逻辑电路LG2、过压比较器CMP5、第一 RS触发器RS4、第二 RS触发器RS5和第三逻辑电路0UT3。
[0101]第一欠压比较器CMP3输入供电输入端电压Vcc和第二阈值电压Vth2,在供电输入端电压Vcc小于第二阈值电压Vth2时输出第一欠压脉冲。
[0102]第二欠压比较器CMP4输入供电输入端电压Vcc和第三阈值电压Vth3,在供电输入端电压Vcc小于第三阈值电压Vth3时输出第二欠压信号。第二阈值电压Vth2小于第三阈值电压ν?ω。
[0103]单脉冲生成电路OSl输入第二欠压信号并输出第二欠压脉冲。
[0104]第一逻辑电路LGl输入第一欠压脉冲和脉宽调制信号Vpwm,并连接到第一 RS触发器RS4的复位端，在脉宽调制信号Vpwm为导通状态且第一欠压比较器输出第一欠压脉冲时，输出第一复位脉冲。
[0105]第二逻辑电路LG2输入第二欠压脉冲和脉宽调制信号Vpwm,并连接到第二 RS触发器RS5的复位端，在脉宽调制信号Vpwm为导通状态且第二欠压比较器输出第二欠压信号时，输出第二复位脉冲。
[0106]过压比较器CMP5连接到第一 RS触发器RS4和第二 RS触发器RS5的置位端，在供电输入端电压Vcc大于第一阈值电压Vthl时输出置位脉冲。
[0107]第三逻辑电路0UT3根据第一 RS触发器RS4的输出信号和脉宽调制信号Vpwm输出第一控制信号VQs,第一控制信号Vqs在第一 RS触发器RS4的输出信号和脉宽调制信号Vpwm均为导通状态时处于导通状态，在第一 RS触发器RS4的输出信号或脉宽调制信号Vpwm为关断状态时处于关断状态。
[0108]第二 RS触发器RS5用于输出第二控制信号VQ。。
[0109]在图7中，第一逻辑电路LGl、第二逻辑电路LG2以及第三逻辑电路0UT3均为逻辑与门。
[0110]当然，本领域技术人员容易理解，上述各逻辑电路可以根据各信号高低电平所代表的含义不同做出适应性地修改，只要保证实现其所需要实现的逻辑功能即可。
[0111]图8是本发明第四实施例的隔离式变换器的信号波形示意图。以下结合图8说明本实施例的隔离式变换器的工作原理。在本实施例中，以高电平作为指示导通，低电平指示关断为例进行说明。当然，本领域技术人员容易理解，出于其它方面的考虑，也可以将低电平设置为导通状态，高电平设置为关断状态。
[0112]在t0时刻至t2’时刻，由于源极驱动晶体管Qs导通，主功率晶体管Qm的源极电压为O。箝位二极管D2处于关断状态，供电输入端电压Vcc持续下降。
[0113]在源极驱动晶体管Qs关断时，如果辅助开关Q。处于导通状态，会使得主功率晶体管Qm的栅源电压快速变为0，进而导致主功率晶体管Qm关断。因此，为了保持主功率晶体管Qm维持导通状态，辅助开关Q。的关断时间区间(也即第二时间区间)需要大于源极驱动晶体管Qs的关断时间区间(也即第一时间区间)或者至少与源极驱动晶体管Qs的关断时间区间相同。对应地，需要使得第三阈值电压Vth3大于第二阈值电压Vth2。
[0114]在tl’时刻，供电输入端电压Vcc下降到第三阈值电压Vth3，第二欠压比较器CMP4输出高电平。由于此时脉宽调制信号Vpwm为高电平，因此第二逻辑电路LG2输出高电平，使得第二 RS触发器RS5复位。由此，第二 RS触发器RS5输出的第二控制信号VQ。为低电平，辅助开关Q。关断。
[0115]在tl’时刻至t2’时刻，供电输入端电压Vcc继续下降。
[0116]在t2’时刻，供电输入端电压Vcc下降到第二阈值电压Vth2，第一欠压比较器CMP3输出高电平。由于此时脉宽调制信号Vpwm为高电平，因此第一逻辑电路LGl输出高电平，使得第一 RS触发器RS4复位。由此,第一 RS触发器RS4输出低电平,进而使得第一控制信号Vqs为低电平，源极驱动晶体管Qs关断。此时，主功率晶体管Qm的源极电压被逐渐抬升直至等于供电输入端的供电电压Vcc，使得箝位二极管D2导通，即将主功率晶体管Qm的源极电压箝位在Vcc。原边绕组的电感电流Ip开始对供电电容Cs充电。
[0117]由此可知，第二阈值电压Vth2实际上限定了供电输入端电压Vcc在主功率晶体管导通期间的下限值。
[0118]在t2’时刻至t3时刻，供电输入端电压Vcc持续上升。
[0119]在t3时刻，供电输入端电压Vcc上升到预定的第一阈值电压Vthl。与第二实施例类似，过压比较器CMP5输出置位脉冲，最终使得第一控制信号Vqs和第二控制信号VQ。均为高电平,此时充电过程结束。
[0120]由此，本实施例通过在主功率晶体管导通期间对供电电容充电，可以避免供电电压过低情况的出现，保证了控制电路的正常工作。本实施例的控制信号生成电路基于阈值电压来控制对供电电容充电的开始时刻，从而精确地控制充电过程。[0121]图9是本发明第五实施例的隔离式变换器所采用的控制信号生成电路的示意图。本实施例的隔离式变换器的其它部分与第四实施例类似，在此不再赘述。本实施例的控制信号生成电路Ctrl9包括脉宽调制信号生成电路Ctrl91和控制信号获取电路Ctrl92。
[0122]脉宽调制信号生成电路Ctrl91用于生成指示主功率晶体管Qm导通和关断的时间区间的脉宽调制信号VPWM。
[0123]控制信号获取电路Ctrl92根据脉宽调制信号Vpwm和供电输入端电压Vcc生成第一控制信号Vqs和第二控制信号VQ。。
[0124]与第四实施例不同，在本实施例中，第一控制信号Vqs对应的第一时间区间Tl与第二控制信号Vq。对应的第二时间区间T2相同。两者具有相同的起始时刻和相同的结束时刻。
[0125]如图9所示，控制信号获取电路Ctr 192包括欠压比较器CMP6、第一逻辑电路LG3、过压比较器CMP7、RS触发器RS6、第二逻辑电路0UT4。
[0126]欠压比较器CMP6在供电输入端电压Vcc小于第二阈值电压Vth2时,输出欠压脉冲。
[0127]第一逻辑电路LG3输入欠压脉冲和脉宽调制信号VPWM，在脉宽调制信号Vpwm指示主功率晶体管Qm导通且欠压比较器CMP6输出欠压脉冲时，向RS触发器RS6的复位端输出复位脉冲。
[0128]过压比较器CMP7连接到RS触发器RS6的置位端，在供电输入端电压Vcc大于第一阈值电压Vthl时，输出置位脉冲。
[0129]RS触发器RS6输出第二控制信号VQc。
[0130]第二逻辑电路0UT4输入RS触发器RS6的输出信号和脉宽调制信号Vpwm,并输出第一控制信号VQs,使得第一控制信号Vqs在RS触发器RS6的输出信号和脉宽调制信号Vpw均为导通时处于导通状态，在RS触发器的输出信号或脉宽调制信号Vpwm为关断时处于关断状态。
[0131]与第四实施例类似，第一逻辑电路LG3以及第二逻辑电路0UT4均为逻辑与门。当然，本领域技术人员容易理解，上述各逻辑电路可以根据各信号高低电平所代表的含义不同做出适应性地修改，只要保证实现其所需要实现的逻辑功能即可。
[0132]本实施例的信号波形与第二实施例的信号波形不同之处在于，在脉宽调制信号Vpwm指示主功率晶体管Qm导通期间，第一控制信号Vqs和第二控制信号VQ。控制源极驱动晶体管Qs和辅助开关Q。同时关断，并在供电输入端电压Vcc上升到第一阈值电压Vthl后同时导通。
[0133]通过以上设置，本实施例的控制信号生成电路在精确控制充电过程的同时，元件数量较少，可以进一步减小电路规模。
[0134]以上第二至第五实施例均使得第一控制信号和第二控制信号对应的第一时间区间和第二时间区间具有相同的结束时刻。但是，本领域技术人员可以理解，其仅仅出于简化控制信号生成电路结构的考虑，而非实现本发明目的的唯一选择。出于其它方面的考虑，也可以通过例如增加延时电路使得第一时间区间和第二时间区间具有不同的结束时刻。
[0135]图10是本发明第六实施例的隔离式变换器所采用的控制信号生成电路的示意图。本实施例的隔离式变换器的其它部分与第二实施例类似，在此不再赘述。本实施例的控制信号生成电路CtrllO包括脉宽调制信号生成电路CtrllOl和控制信号获取电路Ctrll02o
[0136]脉宽调制信号生成电路CtrllOl用于生成指示主功率晶体管Qm导通和关断的时间区间的脉宽调制信号Vpwm,以实现精确的恒流控制。
[0137]控制信号获取电路Ctrl 102根据脉宽调制信号Vpwm和供电输入端电压Vcc生成所述第一控制信号Vqs和第二控制信号VQ。。
[0138]在本实施例中，脉宽调制信号生成电路CtrllOl包括原边峰值电流采样保持电路PEAK、受控积分电路INTE、积分控制电路INTEC和脉宽调制获取电路PWM。
[0139]原边峰值电流采样保持电路PEAK连接到受控积分电路INTE，向受控积分电路INTE输出原边峰值电流米样信号,该信号为表征原边峰值电流的电压信号。
[0140]根据积分控制电路INTEC的控制，受控积分电路INTE输出电压补偿信号V。，所述电压补偿信号V。根据所述原边峰值电流采样信号和参考电压VMf的差值积分而获得。
[0141]脉宽调制获取电路PWM用于根据所述电压补偿信号V。输出脉宽调制信号。脉宽调制获取电路PWM可以使用已有的各类电路结构实现。
[0142]其中，积分控制电路INTEC在原边绕组电感电流Ip由峰值线性减小至零时(图5中t5时刻)控制受控积分电路INTE开始进行积分，在副边绕组电感电流Is由峰值线性减小至零时(图5中t6时亥Ij)控制受控积分电路INTE停止积分。
[0143]优选地，本实施将如下时刻作为开始积分的时刻，也即，满足供电输入端电压Vcc与主功率晶体管源极电压Vs的差值小于第四电压阈值Vth4，同时脉宽调制信号Vpwm为关断状态的时刻。
[0144]更优选地，积分控制电路INTEC包括过零比较电路Al、单脉冲生成电路0S2、过零逻辑电路LG4，积分控制RS触发器RS7和副边电感电流过零检测电路PZ。
[0145]过零比较电路Al具体包括比较器CMP8和阈值电压源，阈值电压源的电压为第四电压阈值Vth4。阈值电压源的高压端连接到比较器CMP8的同相输入端，低压端连接到源极连接端。比较器CMP8的反向输入端输入供电输入端电压Vcc。比较器CMP8的输出端作为过零比较电路Al的输出端，其连接到单脉冲生成电路0S2。过零比较电路Al在供电输入端电压Vcc与主功率晶体管源极电压Vs的差值小于第四电压阈值Vth4时输出过零信号。
[0146]单脉冲生成电路0S2输入过零信号，并向过零逻辑电路LG4输出过零脉冲信号。
[0147]过零逻辑电路LG4输入所述过零脉冲信号和所述脉宽调制信号Vpwm，并向积分控制RS触发器RS7的置位端输出置位脉冲。
[0148]副边电感电流过零检测电路PZ在副边绕组电感电流正向过零时，向积分控制RS触发器RS7的复位端输出复位脉冲。
[0149]积分控制RS触发器RS7输出积分控制信号。
[0150]同时，受控积分电路INTE可以包括第一开关S1、第二开关S2、滤波电路RC和积分电路INT。
[0151]第一开关SI连接在原边峰值电流采样保持电路PEAK的输出端和滤波电路RC的输入端之间。第二开关S2连接在滤波电路RC的输入端和接地点之间。第一开关SI在积分控制信号为高电平时导通，在积分控制信号为低电平时关断。第二开关S2积分控制信号为高电平时关断，在积分控制信号为低电平时导通。
[0152]滤波电路RC包括滤波电阻Rf和滤波电容Cf。积分电路INT包括跨导放大器GM和连接在跨导放大输出端和接地点之间的补偿电容C。。跨导放大器GM的反相输入端与滤波电路RC的输出端连接，其同相输入端输入基准电压VMf。
[0153]本领域技术人员容易理解，受控积分电路INTE还可以使用其它本领域技术人员熟知的或现有技术中公开的电路结构实现。
[0154]根据反激变换器的电路拓扑可知，输出电流满足如下公式，SP:
【权利要求】
1.一种控制电路，用于隔离式变换器，所述控制电路包括供电输入端、栅极连接端、源极连接端、源极驱动晶体管、辅助开关、箝位二极管和控制信号生成电路； 所述供电输入端用于连接为所述控制电路供电的供电电容；所述栅极连接端用于与所述隔离式变换器的主功率晶体管的栅极连接；所述源极连接端用于与所述主功率晶体管的源极连接； 所述源极驱动晶体管连接在所述源极连接端和接地点之间； 所述辅助开关连接在所述栅极连接端和所述供电输入端之间； 所述箝位二极管连接在所述供电输入端和所述源极连接端之间； 所述控制信号生成电路用于生成第一控制信号和第二控制信号；所述第一控制信号控制所述源极驱动晶体管在第一时间区间关断，所述第二控制信号控制所述辅助开关在第二时间区间关断，所述第一时间区间和所述第二时间区间位于脉宽调制信号指示主功率晶体管导通的时间区间内；所述第二时间区间大于所述第一时间区间或与所述第一时间区间相同。
2.根据权利要求1所述的控制电路，其特征在于，所述控制信号生成电路包括脉宽调制信号生成电路和控制信号获取电路； 所述脉宽调制信号生成电路用于生成所述脉宽调制信号，所述脉宽调制信号用于指示所述主功率晶体管的关断和导通； 所述控制信号获取电路用于根据所述脉宽调制信号和所述供电输入端电压生成所述第一控制信号和第二控制信号。
3.根据权利要求2所述的控制电路，其特征在于，所述控制信号获取电路包括第一延时脉冲电路、第二延时脉冲电路、第一 RS触发器、第二 RS触发器、过压比较器和逻辑电路； 所述第一延时脉冲电路用于向所述第一 RS触发器的复位端输出第一复位脉冲，相对于导通切换时刻，所述第一复位脉冲被延迟第一延迟时间； 所述第二延时脉冲电路用于向所述第二 RS触发器的复位端输出第二复位脉冲，相对于所述导通切换时刻，所述第二复位脉冲被延迟第二延迟时间； 所述导通切换时刻为所述脉冲调制信号由关断状态切换至导通状态的时刻；所述第一延迟时间大于所述第二延迟时间； 所述过压比较器连接到所述第一 RS触发器和第二 RS触发器的置位端，在所述供电输入端电压大于第一阈值电压时输出置位脉冲； 所述逻辑电路输出所述第一控制信号，在所述第一 RS触发器的输出信号和所述脉宽调制信号均为导通状态时，所述第一控制信号处于导通状态；在所述第一 RS触发器的输出信号或所述脉宽调制信号为关断状态时，所述第一控制信号处于关断状态； 所述第二 RS触发器输出所述第二控制信号。
4.根据权利要求2所述的控制电路，其特征在于，所述控制信号获取电路包括延时脉冲电路、RS触发器、过压比较器和逻辑电路； 所述延时脉冲电路用于向所述RS触发器的复位端输出复位脉冲，所述复位脉冲相对于导通切换时刻延迟第一延迟时间； 所述导通切换时刻 为所述脉冲调制信号由关断状态切换至导通状态的时刻； 所述过压比较器连接到所述RS触发器的置位端，在所述供电输入端电压大于第一阈值电压时输出置位脉冲； 所述RS触发器输出所述第二控制信号； 所述逻辑电路输出所述第一控制信号，在所述RS触发器的输出信号和所述脉宽调制信号均为导通状态时，所述第一控制信号处于导通状态；在所述RS触发器的输出信号或所述脉宽调制信号为关断状态时，所述第一控制信号处于关断状态。
5.根据权利要求2所述的控制电路，其特征在于，所述控制信号获取电路包括第一欠压比较器、第二欠压比较器、单脉冲生成电路、第一逻辑电路、第二逻辑电路、过压比较器、第一 RS触发器、第二 RS触发器和第三逻辑电路； 所述第一欠压比较器在所述供电输入端电压小于第二阈值电压时输出第一欠压脉冲； 所述第二欠压比较器在所述供电输入端电压小于第三阈值电压时输出第二欠压信号；所述第二阈值电压小于所述第三阈值电压； 所述单脉冲生成电路根据所述第二欠压信号输出第二欠压脉冲； 所述第一逻辑电路连接到第一 RS触发器的复位端，在接收到所述第一欠压脉冲且所述脉宽调制信号为导通状态时，输出第一复位脉冲； 所述第二逻辑电路连接到第二 RS触发器的复位端，在接收到所述第二欠压脉冲且所述脉宽调制信号为导通状态时，输出第二复位脉冲； 所述过压比较器连接到所述第一 RS触发器和第二 RS触发器的置位端，在所述供电输入端电压大 于第一阈值电压时输出置位脉冲； 所述第三逻辑电路输出所述第一控制信号，在所述第一 RS触发器的输出信号和所述脉宽调制信号均为导通状态时，所述第一控制信号处于导通状态；在所述第一 RS触发器的输出信号或所述脉宽调制信号为关断状态时，所述第一控制信号处于关断状态； 所述第二 RS触发器输出所述第二控制信号。
6.根据权利要求2所述的控制电路，其特征在于，所述控制信号获取电路包括欠压比较器、第一逻辑电路、过压比较器、RS触发器、第二逻辑电路； 所述欠压比较器在所述供电输入端电压小于第二阈值电压时输出欠压脉冲； 所述第一逻辑电路连接到所述RS触发器的复位端，在接收到所述欠压脉冲且所述脉宽调制信号为导通状态时，输出复位脉冲； 所述过压比较器连接到所述RS触发器的置位端，在所述供电输入端电压大于第一阈值电压时，输出置位脉冲； 所述RS触发器输出所述第二控制信号； 所述第二逻辑电路输出所述第一控制信号，在所述RS触发器的输出信号和脉宽调制信号均为导通状态时，所述第一控制信号处于导通状态；在所述RS触发器的输出信号或脉宽调制信号为关断状态时，所述第一控制信号处于关断状态。
7.根据权利要求2所述的控制电路，其特征在于，所述脉宽调制信号生成电路包括原边峰值电流采样保持电路、受控积分电路、积分控制电路和脉宽调制获取电路； 所述原边峰值电流采样保持电路连接到所述受控积分电路，输出原边峰值电流采样信号; 根据所述积分控制电路的控制，所述受控积分电路输出电压补偿信号，所述电压补偿信号根据所述原边峰值电流采样信号和参考电压的差值积分而获得； 所述脉宽调制获取电路根据所述电压补偿信号输出所述脉宽调制信号； 其中，所述积分控制电路在原边绕组电感电流由峰值线性减小至零时控制所述受控积分电路开始进行积分，在副边绕组电感电流由峰值线性减小至零时控制所述受控积分电路停止积分。
8.根据权利要求7所述的控制电路，其特征在于，原边绕组电感电流由峰值线性减小至零的时刻为所述供电输入端电压与主功率晶体管源极电压的差值小于第四电压阈值且所述脉宽调制信号为关断状态的时刻。
9.根据权利要求8所述的控制电路，其特征在于，所述积分控制电路包括过零比较电路、过零单脉冲生成电路、过零逻辑电路、积分控制RS触发器和副边电感电流过零检测电路； 所述过零比较电路连接到所述过零单脉冲生成电路，在所述供电输入端电压与所述主功率晶体管源极电压的差值小于所述第四电压阈值时输出过零信号； 所述过零单脉冲生成电路接收所述过零信号并向所述过零逻辑电路输出过零脉冲信号； 所述过零逻辑电路与所述积分控制RS触发器的置位端连接，根据所述过零脉冲信号和所述脉宽调制信 号输出置位脉冲； 所述副边电感电流过零检测电路在副边绕组电感电流由峰值线性减小至零时，向所述积分控制RS触发器的复位端输出复位脉冲； 所述积分控制RS触发器输出积分控制信号。
10.—种隔离式变换器，包括具有主功率晶体管的功率级电路、供电电容和如权利要求1-9任一项所述的控制电路； 所述主功率晶体管的栅极与所述控制电路的栅极连接端连接，所述主功率晶体管的源极与所述控制电路的源极连接端连接，所述供电电容连接在所述供电输入端和接地点之间。
【文档编号】H02M3/335GK103825469SQ201410079336
【公开日】2014年5月28日 申请日期:2014年3月6日 优先权日:2014年3月6日
【发明者】邓建, 韩云龙 申请人:矽力杰半导体技术(杭州)有限公司