一种用于集成电路的rc触发式esd保护电路的制作方法
【专利摘要】一种用于集成电路的RC触发式ESD保护电路，属于电子【技术领域】。本发明通过电容和电阻组成的RC串联电路触发开启PMOS管，电流拉升了电位点（109）的电位，从而开启NMOS管并降低电位点（109）的电位，最终形成正反馈以保证触发电路（103）的输出为高电位。本发明只需要5～15ns的RC触发时间，相对于传统触发电路的200ns的RC触发时间，电容和电阻值降低为原来的十分之一左右，也即触发电路的版图面积减小为原来的十分之一左右。另外，还可以通过调节PMOS管（107）的宽长比以及第二电阻（205）的大小来调节电位点（110）的输出电压，从而调节ESD钳位器件（104）的ESD电流的泄放能力。
【专利说明】—种用于集成电路的RC触发式ESD保护电路
【技术领域】
[0001]本发明属于电子【技术领域】,涉及半导体集成电路芯片的静电释放(ElectrostaticDischarge，简称为ESD)保护电路技术，尤指一种用于集成电路的RC触发式ESD保护电路。
【背景技术】
[0002]在集成电路生产、封装、测试、存放、搬运过程中，静电放电作为一种不可避免的自然现象而普遍存在。随着集成电路工艺特征尺寸的减小和各种先进工艺的发展，集成电路被ESD现象损毁的情况越来越普遍，有关研究调查表明，集成电路失效产品的30%都是由于遭受静电放电现象所引起的。因此，使用高性能的ESD防护器件对集成电路电路加以保护显得十分重要。
[0003]随着集成电路工艺特征尺寸的减小和各种先进工艺的发展，特别是深亚微米的工艺中，依靠钳位器件的反偏PN节击穿的传统ESD保护结构已经很难满足ESD的设计要求，而通过RC触发电路来开启ESD钳位器件的方法则能有效的保护集成电路。
[0004]图1是传统用于集成电路的RC触发式ESD保护电路，包括:RC触发电路103和ESD钳位器件104。触发电路103包括电阻105、电容106、PM0S管107和NMOS管108。电阻105和电容106串联后的电阻端接VDD电源线101，其电容端接VSS电源线102 ;电阻105和电容106的连接点109接PMOS管107栅极和NMOS管108的栅极，PMOS管107的源极接VDD电源线101，NMOS管108的源极接VSS电源线102，PMOS管107的漏极和NMOS管108的漏极互连并接ESD钳位器件104的控制端，钳位器件104的高压端接VDD电源线101，钳位器件104的低压端接VSS电源线102。
[0005]该RC触发式ESD保护电路的工作原理为:RC触发电路103内由电阻105和电容106构成的RC串联电路的时间常数设计在0.1?lus，在不上电的情况下，ESD脉冲没有加在电源线101和102之间时，电位点109的电位为0，当VDD电源线101端出现一正ESD脉冲时，由于ESD电压具有很快的上升速度(其上升时间约在5?15ns)，电位点109的电压因RC延迟效应无法跟得上101端的ESD电压上升速度，因此电位点109的低电位导致PMOS管107和NMOS管108构成的反相器的输出端110的电位藉由101上的ESD电压而上升到高电位。而电位点110的高电位会触发ESD钳位器件104，从而旁通掉ESD电流。而在正常的工作条件下，VDD电源线101外加一固定的工作电压，在开机时，VDD电源线101的电压是从OV逐渐上升到5V的，但是由于VDD电源线101的电压上升时间约Ims左右，而RC触发电路的时间常数设计为0.1?lus，因此电位点109的电压跟得上101端工作电压上升速度，则反相器不会开启，电位点110保持低电位，从而不会开启ESD钳位器件，不会影响内部电路的正常工作。
[0006]该触发电路虽然能很好的开启ESD钳位器件，以泄放ESD电流，但是带来的副作用也是很明显的，由于RC触发电路的RC时间常数(即RC触发时间)需要设计在0.1?Iys范围内，常用的典型值是200ns，因此就需要很大电阻和电容(比如2pF的电容和100K欧的电阻)，这往往就需要很大的版图面积，增加设计成本。
【发明内容】
[0007]本发明针对常规用于集成电路的RC触发式ESD保护电路中RC触发电路的RC时间常数偏大，需要较大的电阻和电容，从而导致RC触发式ESD保护电路占用芯片面积过大的技术问题，提供一种用于集成电路的RC触发式ESD保护电路。该RC触发式ESD保护电路具有RC时间常数更小，无需较大电阻和电容的优势，从而使得RC触发式ESD保护电路占用芯片面积大大降低，最终达到降低集成电路成本的目的。
[0008]本发明解决上述技术问题所采用的技术方案是:
[0009]一种用于集成电路的RC触发式ESD保护电路，如图2所示，包括:RC触发电路103和ESD钳位器件104。触发电路103包括两个电阻105和205、一个电容106、一个PMOS管107和一个NMOS管108。第一电阻105和电容106串联后的电阻端接VDD电源线101，其电容端接VSS电源线102 ;第一电阻105和电容106的连接点109接PMOS管107的栅极和NMOS管108的漏极，PMOS管107的源极接VDD电源线101，NMOS管108的源极接VSS电源线102，PM0S管107的漏极和NMOS管108的栅极互连后的连接点110接ESD钳位器件104的控制端的同时通过第二电阻205接VSS电源线102。钳位器件104的高压端接VDD电源线101，钳位器件104的低压端接VSS电源线102。
[0010]本发明提供的另一种用于集成电路的RC触发式ESD保护电路，如图3所示，包括:RC触发电路103和ESD钳位器件104。触发电路103包括两个电阻105和205、一个电容106、两个PMOS管107和207、两个NMOS管108和208。第一电阻105和电容106串联后的电容端接VDD电源线101，其电阻端接VSS电源线102 ;第一电阻105和电容106的连接点109接第一 PMOS管107的漏极和第一 NMOS管108的栅极，第一 PMOS管107的源极接VDD电源线101，第一 NMOS管108的源极接VSS电源线102，第一 PMOS管107的栅极和第一 NMOS管108的漏极互连后的连接点110接第二 PMOS管207和第二 NMOS管208的栅极的同时通过第二电阻205接VDD电源线101 ;第二 PMOS管207的源极接VDD电源线101，第二 NMOS管208的源极接VSS电源线102，第二 PMOS管207的栅极和第二 NMOS管208的栅极互连后的连接点120接ESD钳位器件104的控制端的。钳位器件104的高压端接VDD电源线101，钳位器件104的低压端接VSS电源线102。
[0011]本发明的有益效果为，本发明提供的用于集成电路的RC触发式ESD保护电路只需要5?15ns的RC触发时间，相对于传统触发电路0.1?I μ s的RC触发时间(典型值为200ns)，电容和电阻值降低为原来的十分之一左右，也即触发电路的版图面积减小为原来的十分之一左右。另外，方案一还可以通过调节PMOS管107 (或第一 PMOS管107)的宽长比以及第二电阻205的大小来调节电位点110的输出电压，从而调节ESD钳位器件104的ESD电流的泄放能力。
【专利附图】
【附图说明】
[0012]图1是传统的RC触发式ESD保护电路。
[0013]图2是本发明提供的一种用于集成电路的RC触发式ESD保护电路。
[0014]图3是本发明提供的另一种用于集成电路的RC触发式ESD保护电路。
[0015]图4是图2所示用于集成电路的RC触发式ESD保护电路在ESD条件下的模拟仿真图。
[0016]图5是图2所示用于集成电路的RC触发式ESD保护电路在正常工作条件下的模拟仿真图。
【具体实施方式】
[0017]下面结合附图和实施例，详细描述本发明的技术方案:
[0018]本发明提供了用于集成电路的RC触发式ESD保护电路。该RC触发式ESD保护电路在正常工作条件下不会影响集成电路的工作，在ESD脉冲到来时能够及时触发ESD钳位器件，从而排放ESD电流，起到保护集成电路的作用。相对于传统电路，该电路最大的优点就是，触发电路的RC时间常数(即触发时间)小，有效的降低了电容和电阻，减小了版图面积，从而降低整个集成电路的制造成本。
[0019]实施例1:
[0020]一种用于集成电路的RC触发式ESD保护电路，如图2所示，包括:RC触发电路103和ESD钳位器件104。触发电路103包括两个电阻105和205、一个电容106、一个PMOS管107和一个NMOS管108。第一电阻105和电容106串联后的电阻端接VDD电源线101，其电容端接VSS电源线102 ;第一电阻105和电容106的连接点109接PMOS管107的栅极和NMOS管108的漏极，PMOS管107的源极接VDD电源线101，NMOS管108的源极接VSS电源线102，PM0S管107的漏极和NMOS管108的栅极互连后的连接点110接ESD钳位器件104的控制端的同时通过第二电阻205接VSS电源线102。钳位器件104的高压端接VDD电源线101，钳位器件104的低压端接VSS电源线102。
[0021]工作原理:
[0022]如图4所示，为本例触发电路在ESD脉冲条件下的模拟仿真图，X轴表示时间，Y轴表不电压。本仿真米用上升时间为IOns,脉冲时间为220ns的电压源模拟ESD脉冲。从图中可以看出，当VDD电源线101端外加电压时，由于RC时间延迟，电位点109的电压上升要慢于电源线101电压的上升，使得PMOS管107的栅源电压Vgs逐渐减小，当Vgs小于PMOS管107的阈值电压Vt时，PMOS管107开启，电流经过第二电阻205流入VSS电源线102，从而抬高了电位点110的电压；当电位点110的电压大于NMOS管108的阈值电压时，NMOS管108开启，电流从第一电阻105流过，从而拉低电位点109的电压并保证PMOS管107处于开启状态，最终形成正反馈以保证电位点110的高电位并开启ESD钳位器件104,达到泄放ESD电流的目的。通过仿真结果分析可知，该发明中由第一电阻105和电容106构成的RC触发结构的触发时间只要大于ESD脉冲的上升时间(5?15ns)，就可以保证RC触发电路103电路在ESD条件下能够有效的触发ESD钳位器件104，从而起到保护集成电路的目的。而RC触发电路103的RC时间常数只需要IOns左右，相对于传统电路200ns触发时间，触发电路的版图面积减小为原来的约十分之一。
[0023]如图5所示，为本例触发电路在正常工作条件下的模拟仿真图，X轴表示时间，Y轴表示电压。本仿真采用上升时间为lms，脉冲时间为22ms的电压源模拟正常工作电压。从图中可以看出，由于RC触发电路103的时间常数远小于工作电压的上升时间，所以当VDD电源线101端外加正常工作电压时，电位点209的电压完全与VDD电源线101等电位，PMOS管107的栅源电压Vgs为0V,即PMOS管107处于关断状态，电位点110的电位几乎与VSS电源线102相同，保证了 ESD钳位器件104处于关断状态，不会影响集成电路的工作。
[0024]实施例2:
[0025]本发明提供的另一种用于集成电路的RC触发式ESD保护电路，如图3所示，包括:RC触发电路103和ESD钳位器件104。触发电路103包括两个电阻105和205、一个电容106、两个PMOS管107和207、两个NMOS管108和208。第一电阻105和电容106串联后的电容端接VDD电源线101，其电阻端接VSS电源线102 ;第一电阻105和电容106的连接点109接第一 PMOS管107的漏极和第一 NMOS管108的栅极，第一 PMOS管107的源极接VDD电源线101，第一 NMOS管108的源极接VSS电源线102，第一 PMOS管107的栅极和第一 NMOS管108的漏极互连后的连接点110接第二 PMOS管207和第二 NMOS管208的栅极的同时通过第二电阻205接VDD电源线101 ;第二 PMOS管207的源极接VDD电源线101，第二 NMOS管208的源极接VSS电源线102，第二 PMOS管207的栅极和第二 NMOS管208的栅极互连后的连接点120接ESD钳位器件104的控制端的。钳位器件104的高压端接VDD电源线101，钳位器件104的低压端接VSS电源线102。
[0026]本例与实施例1的工作原理相同，不同之处是电位点110输出的是低电位，加上由第二 PMOS管207和第二 NMOS管208组成的反相器后，电位点120输出电位是高电位，从而开启ESD钳位器件104，保证集成电路不会被ESD损坏。
【权利要求】
1.一种用于集成电路的RC触发式ESD保护电路，包括:RC触发电路(103)和ESD钳位器件(104);触发电路(103)包括两个电阻(105和205)、一个电容(106)、一个PMOS管(107)和一个NMOS管(108);第一电阻(105)和电容(106)串联后的电阻端接VDD电源线(101)，其电容端接VSS电源线(102);第一电阻(105)和电容(106)的连接点(109)接PMOS管(107)的栅极和NMOS管(108)的漏极，PMOS管(107)的源极接VDD电源线(101)，NMOS管(108)的源极接VSS电源线(102)，PMOS管(107)的漏极和NMOS管(108)的栅极互连后的连接点(110)接ESD钳位器件(104)的控制端的同时通过第二电阻(205)接VSS电源线(102);钳位器件(104)的高压端接VDD电源线(101 )，钳位器件(104)的低压端接VSS电源线(102)。
2.一种用于集成电路的RC触发式ESD保护电路，包括:RC触发电路(103)和ESD钳位器件(104);触发电路(103)包括两个电阻(105和205)、一个电容(106)、两个PMOS管(107和207)、两个NMOS管(108和208);第一电阻(105)和电容(106)串联后的电容端接VDD电源线(101)，其电阻端接VSS电源线(102);第一电阻(105)和电容(106)的连接点(109)接第一 PMOS管(107)的漏极和第一 NMOS管(108)的栅极，第一 PMOS管(107)的源极接VDD电源线(101 )，第一 NMOS管(108)的源极接VSS电源线(102)，第一 PMOS管(107)的栅极和第一 NMOS管(108)的漏极互连后的连接点(110)接第二 PMOS管(207)和第二 NMOS管(208)的栅极的同时通过第二电阻(205)接VDD电源线(101);第二 PMOS管(207)的源极接VDD电源线(101 )，第二 NMOS管(208)的源极接VSS电源线(102)，第二 PMOS管(207)的栅极和第二 NMOS管(208)的栅极互连后的连接点(120)接ESD钳位器件(104)的控制端的；钳位器件(104)的高压端接VDD电源线(101)，钳位器件(104)的低压端接VSS电源线(102)。
3.根据权利要求1所述的用于集成电路的RC触发式ESD保护电路，其特征在于，所述ESD钳位器件(104)为衬底触发的SCR器件或常规NMOS器件。
【文档编号】H02H9/02GK103915828SQ201410127313
【公开日】2014年7月9日 申请日期:2014年3月31日 优先权日:2014年3月31日
【发明者】乔明, 马金荣, 齐钊, 石先龙, 曲黎明, 张波 申请人:电子科技大学