一种采用串联耦合电感的无输入纹波功率因数校正电路的制作方法
【专利摘要】本发明涉及一种采用串联耦合电感的无输入纹波功率因数校正电路，包括：交流输入电源、整流桥、第一电感、耦合电感、第一电容、第二电容、开关管、第一二极管和负载；整流桥输入端接交流输入电源；整流桥一输出端与耦合电感输入端端之间接第一电感；耦合电感第一输出端、开关管漏极与第一二极管阳极相连；第一二极管阴极与第二电容和负载的并联电路一端相连；该并联电路另一端、开关管源极和第一电容一端接整流桥另一输出端；第一电容另一端接耦合电感第二输出端。本发明所提出的功率因数校正电路可以实现输入电流完全跟随输入电压，功率因数值PF基本达到1，输入纹波电流基本为零。
【专利说明】-种采用串联耦合电感的无输入纹波功率因数校正电路
【技术领域】
[0001] 本发明涉及一种功率因数校正电路，特别是一种采用串联耦合电感的无输入纹波 功率因数校正电路。
【背景技术】
[0002] 电子设备在运用中存在电磁干扰EMI和电磁兼容EMC的问题，即电磁污染。针对 这一污染，世界各国非常重视，自上个世纪90年代以来都制定了相应的标准。虽然各标准 不是统一，存在一定的差异，但它们都是基于IEC和CISPR制定出来的。对于商用和工业运 用的设备为A级限值；对于民用设备为B级限值。那么考虑到此要求，在电子设备的电源电 路设计中就应考虑该设备受到来自电网的干扰和自身是否干扰其它用电设备。
[0003] 目前单级功率因数校正电路PFC电路很普遍，如图4所示，在功率相对较大的电源 设计中都会考虑使用单级功率因数校正电路PFC，以提高功率因数和电力利用率，但是电磁 干扰EMI问题很难解决。针对这一问题，通常在开关电源系统的输入端都会增加降低电磁 干扰EMI的滤波器电路，且在功率相对较大时一般有几组滤波电路。
【发明内容】
[0004] 本发明的目的在于提供一种改进的单级功率因数校正电路，通过对该改进电路中 耦合电感的参数设置实现该电路的输入电流跟随输入电压，降低电路的电磁干扰EMI，减少 使用电磁干扰EMI滤波器。
[0005] 为实现上述目的，本发明的技术方案是：一种采用串联耦合电感的无输入纹波功 率因数校正电路，其特征在于，包括：交流输入电源（Vac)、整流桥（DB)、第一电感（L1)、耦 合电感（Lc)、第一电容（C1)、第二电容（C2)、开关管（SW)、第一二极管（D1)和负载（LOAD); 所述交流输入电源（Vac)的一端与所述整流桥（DB)的第一输入端相连，所述交流输入电源 (Vac)的另一端与所述整流桥（DB)的第二输入端相连；所述整流桥（DB)的第一输出端与所 述第一电感（L1)的一端相连；所述第一电感（L1)的另一端与所述稱合电感（Lc)的输入端 相连；所述耦合电感（Lc)的第一输出端与所述开关管（SW)的漏极相连，并接到所述第一二 极管（D1)的阳极；所述耦合电感（Lc)的第二输出端与所述第一电容（C1)的一端相连；所 述第一电容（C1)的另一端与所述整流桥（DB)的第二输出端相连；所述开关管（SW)的源极 与所述整流桥（DB)的第二输出端相连；所述第二电容（C2)的一端与所述负载（LOAD)的一 端相连，并接到所述所述第一二极管（D1)的阴极；所述第二电容（C2)的另一端与所述负载 (LOAD)的另一端相连，并接到所述所述整流桥（DB)的第二输出端。
[0006] 在本发明一实施例中，所述f禹合电感（Lc)包括：第一f禹合电感（Ldc)和第二f禹合 电感（Lac);所述第一耦合电感（Ldc)的非同名端作为所述耦合电感（Lc)的输入端；所述第 一耦合电感（Ldc)的同名端与所述第二耦合电感（Lac)的同名端相连，并作为所述耦合电 感（Lc)的第一输出端；所述第二耦合电感（Lac)的非同名端作为所述耦合电感（Lc)的第二 输出端。
[0007] 在本发明一实施例中，在所述开关管（SW)的栅极接入控制信号PWM信号。
[0008] 在本发明一实施例中，所述第一稱合电感（Ldc)的感量和所述第二稱合电感 (Lac)的感量设置为与所述第一电感（L1)相等的感量；所述第一耦合电感（Ldc)和所述第 二耦合电感（Lac)的耦合系数设置为大于等于0. 95。
[0009] 相较于现有技术，本发明具有以下有益效果： 本发明提出了一种采用串联耦合电感的无输入纹波功率因数校正电路，通过在该电 路中设置耦合电感电路并通过耦合电感参数的设置，从而能够实现在正弦交流输入电压 (80V~264V)下，使得功率因数校正电路的输入电流跟随输入电压，功率因数值PF基本达到 1，最大限度的降低高频斩波电流，降低电路的电磁干扰EMI，减少使用电磁干扰HMI滤波 器。
【专利附图】
【附图说明】
[0010] 图1为基本功率因数校正电路PFC电路工作于连续电流工作模式的输入电压电流 波形。
[0011] 图2为本发明中改进的功率因数校正电路PFC电路输入电压电流波形。
[0012] 图3为基本功率因数校正电路PFC电路工作于不连续电流工作模式的输入电流波 形。
[0013] 图4为基本功率因数校正电路PFC电路拓扑结构。
[0014] 图5为本发明中改进的功率因数校正电路PFC电路拓扑结构。
[0015] 图6为本发明中改进的功率因数校正电路PFC电路的实测输入电压电流波形。
【具体实施方式】
[0016] 下面结合附图，对本发明的技术方案进行具体说明。
[0017] 一种采用串联耦合电感的无输入纹波功率因数校正电路，其特征在于，如图5所 示，包括：交流输入电源Vac、整流桥DB、第一电感L1、耦合电感Lc、第一电容C1、第二电容 C2、开关管SW、第一二极管D1和负载LOAD ;所述交流输入电源Vac的一端与所述整流桥DB 的第一输入端相连，所述交流输入电源Vac的另一端与所述整流桥DB的第二输入端相连； 所述整流桥DB的第一输出端与所述第一电感L1的一端相连；所述第一电感L1的另一端与 所述稱合电感Lc的输入端相连；所述稱合电感Lc的第一输出端与所述开关管SW的漏极相 连，并接到所述第一二极管D1的阳极；所述耦合电感Lc的第二输出端与所述第一电容C1 的一端相连；所述第一电容C1的另一端与所述整流桥DB的第二输出端相连；所述开关管 SW的源极与所述整流桥DB的第二输出端相连；所述第二电容C2的一端与所述负载LOAD 的一端相连，并接到所述所述第一二极管D1的阴极；所述第二电容C2的另一端与所述负载 LOAD的另一端相连，并接到所述所述整流桥DB的第二输出端。
[0018] 在本实施例中，所述稱合电感Lc包括：第一稱合电感Ldc和第二稱合电感Lac ;所 述第一稱合电感Ldc的非同名端作为所述稱合电感Lc的输入端，即所述第一稱合电感Ldc 的①端；所述第一耦合电感Ldc的同名端与所述第二耦合电感Lac的同名端相连，即所述第 一耦合电感Ldc的②端与所述第二耦合电感Lac的④端相连，并作为所述耦合电感Lc的第 一输出端；所述第二f禹合电感Lac的非同名端作为所述f禹合电感Lc的第二输出端，即第二 奉禹合电感Lac的③端。在本实施例中，所述第一稱合电感Ldc和所述第二稱合电感Lac是 通过共用一个电感磁芯相互耦合在一起。
[0019] 在本实施例中，在所述开关管SW的栅极接入控制信号PWM信号。
[0020] 在本实施例中，在整流桥DB的输出端不使用滤波电容，但使用滤波电容同样也可 以达到本发明所述的效果。
[0021] 在本实施例中，第一电容C1的容值可根据开关频率相应的设定。
[0022] 在本实施例中，将所述第一耦合电感Ldc的感量和所述第二耦合电感Lac的感量 设置为与所述第一电感L1相等的感量；将所述第一耦合电感Ldc和所述第二耦合电感Lac 的耦合系数设置为大于等于〇. 95,较佳的，可以尽可能的靠近1。
[0023] 如图1所示为基本功率因数校正电路PFC拓扑结构的输入电压电流波形，其中输 入电压为正弦输入电压经过整流桥整流后得到的；电流波形为连续电流工作模式CCM 的功率因数校正电路PFC的输入电流，而不连续电流工作模式DCM的功率因数校正电路PFC 的输入电流内部斩波电流会到达零点，如图3所示。
[0024] 如图2所示为本发明中所提出额改进后的功率因数校正电路PFC电路拓扑的输入 电流波形，输入电流跟随输入电压，功率因数值PF趋近于1，由于输入电流纹波基本被耦合 电感电路所吸收转化，所以电磁干扰EMI会比较大的减少，有利于减少使用电磁干扰EMI滤 波器的数量。图6为本发明中改进的功率因数校正电路PFC电路的实测输入电压电流波形， 由图中可以看出，上边为输入电流是基本跟随下边的输入电压，与图2效果一样。
[0025] 以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作 用未超出本发明技术方案的范围时，均属于本发明的保护范围。
【权利要求】
1. 一种采用串联耦合电感的无输入纹波功率因数校正电路，其特征在于，包括：交 流输入电源（Vac)、整流桥（DB)、第一电感（L1)、耦合电感（Lc)、第一电容（C1)、第二电容 (C2)、开关管（SW)、第一二极管（D1)和负载（LOAD);所述交流输入电源（Vac)的一端与所述 整流桥（DB)的第一输入端相连，所述交流输入电源（Vac)的另一端与所述整流桥（DB)的第 二输入端相连；所述整流桥（DB)的第一输出端与所述第一电感（L1)的一端相连；所述第一 电感（L1)的另一端与所述稱合电感（Lc)的输入端相连；所述稱合电感（Lc)的第一输出端 与所述开关管（SW)的漏极相连，并接到所述第一二极管（D1)的阳极；所述耦合电感（Lc)的 第二输出端与所述第一电容（C1)的一端相连；所述第一电容（C1)的另一端与所述整流桥 (DB)的第二输出端相连；所述开关管（SW)的源极与所述整流桥（DB)的第二输出端相连；所 述第二电容（C2)的一端与所述负载（LOAD)的一端相连，并接到所述所述第一二极管（D1) 的阴极；所述第二电容（C2)的另一端与所述负载（LOAD)的另一端相连，并接到所述所述整 流桥（DB)的第二输出端。
2. 根据权利要求1所述的一种采用串联耦合电感的无输入纹波功率因数校正电路，其 特征在于：所述稱合电感（Lc)包括：第一稱合电感（Ldc)和第二稱合电感（Lac);所述第一 奉禹合电感（Ldc)的非同名端作为所述稱合电感（Lc)的输入端；所述第一稱合电感（Ldc)的 同名端与所述第二耦合电感（Lac)的同名端相连，并作为所述耦合电感（Lc)的第一输出 端；所述第二耦合电感（Lac)的非同名端作为所述耦合电感（Lc)的第二输出端。
3. 根据权利要求1所述的一种采用串联耦合电感的无输入纹波功率因数校正电路，其 特征在于：在所述开关管（SW)的栅极接入控制信号PWM信号。
4. 根据权利要求2所述的一种采用串联耦合电感的无输入纹波功率因数校正电路，其 特征在于：所述第一耦合电感（Ldc)的感量和所述第二耦合电感（Lac)的感量设置为与所 述第一电感（L1)相等的感量；所述第一稱合电感（Ldc)和所述第二稱合电感（Lac)的f禹合 系数设置为大于等于0.95。
【文档编号】H02M1/42GK104092367SQ201410358540
【公开日】2014年10月8日 申请日期:2014年7月26日 优先权日:2014年7月26日
【发明者】林志贤, 姚剑敏, 徐胜, 郭太良, 叶芸, 陈炜豪 申请人:福州大学