电流纹波消除集成电路的制作方法
【专利摘要】本发明公开了一种消除恒流源负载电流纹波的集成电路，包含所述集成电路的恒流源负载驱动装置，以及包含所述驱动装置的照明灯具。按照本发明，由一集成电路来消除单级APFC恒流LED驱动方案中的电流纹波，实现了最少分立元件的极简要求。并且，应用本发明的电流纹波消除电路，可使LED纹波电流大幅下降至不到1.5％。
【专利说明】电流纹波消除集成电路
【技术领域】
[0001]本发明涉及电流纹波消除电路，具体而言，涉及一种用于消除恒流源负载电流纹波的集成电路，包含所述集成电路的恒流源负载驱动装置，以及包含所述驱动装置的照明灯具。
【背景技术】
[0002]作为新一代的照明光源，发光二极管(LED)逐渐得到广泛应用。目前，用作LED主力驱动电源的开关电源，已经历了两个发展阶段。第一阶段，市场上出现多款专业的LBD恒流开关电源控制器，逐渐成熟的驱动集成电路大大促进了 LED照明市场的启动和成长。这一阶段是LBD照明的初级阶段，基本面对中低端照明市场。随着LBD照明灯具往高端照明市场的渗透，对驱动电源提出了更高的要求，比如要求功率因数(PF)大于0.9、总谐波(THD)小于20%，总之LED照明需要更加节能，更加绿色。随后，市场上出现有源功率因数校正APFC(Active Power Factor Correct1n)LED恒流驱动芯片，一级电路同时实现PFC和恒流控制，从此LED驱动芯片进入第二阶段。
[0003]APFC是抑制LED照明灯具谐波电流、提高功率因数的有效方法。图1示出了现有的单级APFC恒流LED驱动电路。如图1所示，50/60HZ交流输入电压经整流桥101全波整流后，变成未经滤波的100/120HZ脉动信号，再通过单级APFC恒流DC/DC电路102，实现高功率因数值和恒流输出。由于单级APFC恒流DC/DC电路102的输入电流、输出电流与输入电压均为全波整流波形且相位相同，因此，输出滤波电容103的容值需要很大，以确保LED负载105的工作电流纹波在+/-60%以内。比如，对于平均输出电流为500mA和输出电压为36V的应用，为了使得LED的100/120HZ电流纹波小于+/_40%，滤波电容103的容值需要高达660uF/50V以上。
[0004]单级APFC恒流LED驱动电源的最大问题在于，LED 100/120Hz电流纹波太大，通常高达+/-40%以上。而100/120Hz+/-40%的电流纹波必然导致灯具的亮度也存在同样的光纹波。虽然我们不能立即觉察出100/120HZ的光纹波，但长期处于这样的灯光下，人很容易疲劳，并易患近视等眼科疾病。鉴于此，目前LED照明工业界的共识是，为了人的健康，应尽可能减小单级APFC照明系统的LED 100/120HZ电流纹波，比如控制在+/-3%以下。
[0005]有两种易于想到的方法，可用来减小图1方案中的LED 100/120HZ电流纹波。
[0006]一种方法是，加大滤波电容103的容值。理论上讲，滤波电容103的容值如取得足够大，就可将LED电流纹波控制在任何需要的范围以内(比如电流纹波小于+/-2% )。但是，实际工作中，有两个因素限制了滤波电容103的容值。一是成本，660uF/50V电容的成本大约2元人民币，10000uF/50V电容的成本就高达20元人民币；二是空间体积，10000uF/50V电容占的体积要比660uF/50V电容大10倍，一般灯具不可能提供这么大的空间。由此可见，单纯加大滤波电容103的容值往往行不通。
[0007]另一种方法是，采用两级方案，如图2所示。前级APFC DC/DC电路201实现PFC功能，后级PWM恒流DC/DC电路202实现低纹波恒流输出。这是目前工业界比较成熟的做法。它的优点是，能够适用各种功率应用，稳定性好。缺点在于，多了一级开关电路，电路更复杂，不仅需要更大的电源空间，而且导致成本增加10元到30元人民币。如此高的成本增力口，注定这种方法只适合超大功率(比如大于100瓦)及对成本没有那么敏感的应用环境。对于普通商业和民用照明，两级方案则难以推广。
[0008]目前，市场上开始出现一种低成本消除LED电流纹波的方案，所增加的成本不到5元人民币。此方案在图1的基础上，增加了与LED负载105串联的100/120HZ电流纹波消除电路，如图3所示。其中，100/120HZ电流纹波消除电路310的核心元件是，由两个NPN管组成的达林顿NPN复合管。该纹波消除电路的工作原理利用了 NPN管的饱和曲线，如图4所示。该饱和曲线与NMOS管的饱和曲线几乎一样。图4中，X轴表示NPN管的集电极发射极电压VCE (或NMOS管的漏极源极电压VDS)，Y轴表示NPN管的集电极电流IC (或NMOS管的漏极电流ID)。可以看出，虚线左侧的IC (或者ID)与VCE (或者VDS)基本呈线性关系，因此叫线性区。但在虚线右侧，随着VCB(或者VDS)继续增加，IC(或者ID)基本保持不变，这一区域叫饱和区。并且，两条实线对应着不同的NPN管基极电流(或者NMOS管栅极电压)。可见，在饱和区，只要保证NPN管的基极电流(或者NMOS管的栅极电压)稳定，输出电流IC (或者ID)就基本不受VCB (或者VDS)变化的影响。
[0009]图3中，由于电流纹波消除电路310与LED负载105串联在一起，所以，纹波消除电路承担的电压越大，损耗就会越大，效率就会越低。因此，要求电流纹波消除电路310的工作压降尽量的低，也就是尽可能工作在饱和区和线性区的临界点。如果设计恰当，效率只会下降3到5个百分点，与图2中传统两级方案的效率基本相当，甚至略高。然而，图3方案的缺点也很明显。第一，图3方案由分立元件构成，该图只是示意图，实际元件的数量达10个以上，导致设计制造、应用和维护都比较麻烦。第二，由于是分立元件构成，图3方案就不可能有完善的保护措施，比如，不具备功率元件的过温保护、短路保护、开路保护。这样，一旦某个环节出错，就很可能导致系统烧毁，这在大规模生产和安装过程中，会造成很大的困扰。第三，图3方案的成本还是偏高。第四，图3方案是开环系统，对应用环境要求很高，对商业推广不利。
【发明内容】
[0010]针对现有单级APFC恒流LED驱动方案中纹波消除电路的上述缺陷，本发明的目的在于，提供一种由最少分立元件实现的低成本闭环系统，有效消除LBD负载的电流纹波。
[0011]本发明的基本思想是，基于上述对图3方案的分析，要克服以上缺点，就要求本发明满足以下条件，一是具备尽可能少的分立元件；二是易于实现可能的保护措施；三是低成本；四是闭环系统。相应地，解决方案只可能是，采用集成电路来实现。
[0012]根据本发明的第一方面，提供一种消除恒流源负载电流纹波的集成电路，所述恒流源负载由单级APFC恒流DC/DC电路驱动，进行功率因数校正及恒流控制；所述集成电路与所述恒流源负载串联，其内部设有电压压缩整形电路、误差放大电路、低增益反相放大器以及NMOS管；所述集成电路具有:与所述NMOS管的漏极连接的第一管脚，该管脚用于连接所述恒流源负载；与所述NMOS管的源极连接的第二管脚，该管脚用于接地；以及用作集成电路电源端的第三管脚，该管脚用于连接所述单级APFC恒流DC/DC电路的输出端，并且其中，电压压缩整形电路，输入端连接所述NMOS管的漏极，用以对其漏极电压进行压缩整形，输出端连接所述误差放大电路；误差放大电路，接收经压缩整形的NMOS管漏极电压，将其与一参考电压之间的误差进行放大；低增益反相放大器，对所述误差放大电路输出的经放大的误差信号进行反相，其输出端连接所述匪OS管的栅极。
[0013]在第一方面中，优选的是，所述误差放大电路包括误差放大器、积分电阻以及积分电容，其中，误差放大器，其第一输入端经积分电阻接收经压缩整形的NMOS管漏极电压，第二输入端接收所述参考电压，其输出端产生经放大的误差信号；积分电容，其一端连接误差放大器第一输入端与积分电阻之间的节点，另一端连接误差放大器的输出端。
[0014]优选的是，所述电流纹波的频率为100赫兹或120赫兹，所述积分电阻的阻值与积分电容容值的乘积大于0.2。
[0015]优选的是，所述经压缩整形的NMOS管漏极电压的信号是，以所述参考电压作为平均值而波动的100赫兹或120赫兹电压信号。
[0016]优选的是，所述电压压缩整形电路包括比较器、加法器以及减法器，其中，比较器，用于比较所述NMOS管漏极电压与所述参考电压的大小；加法器，在所述NMOS管漏极电压大于等于所述参考电压的情况下，将所述参考电压与NMOS管漏极电压除以常数Kl的得数相力口，生成所述经压缩整形的NMOS管漏极电压；减法器，在所述NMOS管漏极电压小于所述参考电压的情况下，将所述参考电压与NMOS管漏极电压除以常数K2的得数相减，生成所述经压缩整形的NMOS管漏极电压；其中，Kl在30至200之间取值，K2在I至10之间取值，并且Kl在K2的10倍以上。
[0017]优选的是，所述集成电路还包括过温保护电路，所述过温保护电路包括温度传感器和处理电路、以及一电阻，所述温度传感器和处理电路连接到所述电阻一端和电压压缩整形电路输入端之间的节点，所述电阻的另一端连接所述NMOS管的漏极。
[0018]优选的是，所述第三管脚通过一限流电阻连接所述单级APFC恒流DC/DC电路的输出端。
[0019]根据第二方面，提供一种消除恒流源负载电流纹波的集成电路，所述恒流源负载由单级APFC恒流DC/DC电路驱动，进行功率因数校正及恒流控制；所述集成电路与所述恒流源负载串联，其内部设有电压压缩整形电路、误差放大电路、低增益反相放大器以及NPN管；所述集成电路具有:与所述NPN管的集电极连接的第一管脚，该管脚用于连接所述恒流源负载；与所述NPN管的发射极连接的第二管脚，该管脚用于接地；以及用作集成电路电源端的第三管脚，该管脚用于连接所述单级APFC恒流DC/DC电路的输出端，并且其中，电压压缩整形电路，输入端连接所述NPN管的集电极，用以对其集电极电压进行压缩整形，输出端连接所述误差放大电路；误差放大电路，接收经压缩整形的NPN管集电极电压，将其与一参考电压之间的误差进行放大；低增益反相放大器，对所述误差放大电路输出的经放大的误差信号进行反相，其输出端连接所述NPN管的基极。
[0020]根据第三方面，提供一种驱动恒流源负载的装置，包括:单级APFC恒流DC/DC电路，用于驱动所述恒流源负载，进行功率因数校正及恒流控制；滤波电容，并联在所述单级APFC恒流DC/DC电路的输出端与地之间；以及电流纹波消除集成电路，与所述恒流源负载串联，其内部设有电压压缩整形电路、误差放大电路、低增益反相放大器以及NMOS管；所述集成电路具有:与所述NMOS管的漏极连接的第一管脚，该管脚用于连接所述恒流源负载；与所述NMOS管的源极连接的第二管脚，该管脚用于接地；以及用作集成电路电源端的第三管脚，该管脚用于连接所述单级APFC恒流DC/DC电路的输出端，并且其中，电压压缩整形电路，输入端连接所述NMOS管的漏极，用以对其漏极电压进行压缩整形，输出端连接所述误差放大电路；误差放大电路，接收经压缩整形的NMOS管漏极电压，将其与一参考电压之间的误差进行放大；低增益反相放大器，对所述误差放大电路输出的经放大的误差信号进行反相，其输出端连接所述NMOS管的栅极。
[0021]根据第四方面，提供一种照明灯具，其特征在于，包括上述第三方面中所述的装置以及LED负载。
[0022]按照本发明，由一集成电路来消除单级APFC恒流LED驱动方案中的电流纹波，实现了最少分立元件的极简要求。并且，该集成电路的成本完全可以控制在2元人民币以下。在一些低功率应用中，成本甚至可控制在0.5元人民币以下。同时，应用本发明的电流纹波消除电路，可使LED纹波电流大幅下降至不到1.5%。
【专利附图】
【附图说明】
[0023]为更好地理解本发明，下文以实施例结合附图对本发明作进一步说明。附图中:
[0024]图1示出了现有的单级APFC恒流LED驱动电路；
[0025]图2示出了现有的用于减小图1中LED电流纹波的两级方案；
[0026]图3示出了现有的具有电流纹波消除电路的单级APFC恒流LED驱动电路；
[0027]图4示出了 NPN管(NM0S管)的饱和曲线；
[0028]图5示出了本发明一实施例的LED驱动装置；
[0029]图6示出了去纹波前的LED电流和OUT电压波形；
[0030]图7示出了经集成电路510去纹波后的LED电流、OUT电压和LEDN电压的波形；
[0031]图8为电压压缩整形电路516的一种示例电路结构；
[0032]图9示出了集成电路510从开机到进入稳定工作状态的完整过程；
[0033]图10示出了包含过温保护电路的电流纹波消除集成电路550 ；
[0034]图11示出了过温保护电路的工作原理；
[0035]图12示出了本发明另一实施例的LED驱动装置。
【具体实施方式】
[0036]参照图5，图5示出了本发明一实施例的LED驱动装置。该装置中，LED负载105由单级APFC恒流DC/DC电路102驱动，单级APFC恒流DC/DC电路102独立实施整个装置的功率因数校正(PFC)和恒流控制。电流纹波消除集成电路510与LED负载105串联，再一起接到滤波电容103的两端。集成电路510的作用在于，消除前级单级APFC恒流DC/DC电路102产生的100/120HZ电流纹波。
[0037]在集成电路510的内部，设有电压压缩整形电路516、误差放大电路530、低增益反相放大器517以及NMOS管518。集成电路510具有三个管脚，其中，第一管脚LBDN与内部NMOS管518的漏极连接，该管脚用于连接LED负载105 ;第二管脚与NMOS管518的源极连接，该管脚用于接地GND ;第三管脚用作集成电路510的电源端VCC，该管脚用于连接单级APFC恒流DC/DC电路102的输出端OUT。
[0038]这种创新的三只管脚架构，在本领域中，目前是技术上所能做到的最少管脚，并能实现应用极简约。同时，三只管脚的集成电路封装工艺也相当成熟，具有很大的封装成本优势。三只管脚的集成电路封装，从小功率的S0T89-3L，到中功率的T0252-3L和T0251-3L，以及大功率的T0220-3L和T0263-3L，都是工业界常见、成本低廉并且在大规模应用的封装。
[0039]参照图6，图6示出了去纹波前的LED电流和OUT电压波形。可以看出，虽然单级APFC恒流DC/DC电路102的输出端OUT的电压纹波只有5%，但是，去纹波前的LED电流纹波高达48%，这是由于LED交流电阻比直流电阻小得多的缘故。图7示出了经集成电路510去纹波后的LED电流、OUT电压和LEDN电压的波形。这里，LEDN电压也就是NMOS管518的漏极电压。如图7所示，经过集成电路510去纹波后，LED电流纹波只有大约2%，0UT电压纹波还是5%左右，但是OUT平均值上升了 1.5V左右，LBDN电压也工作在IV到2.5V之间，这会导致系统效率下降大约4%左右，多出来的损耗全部由集成电路510承担。一般而言，视LED工作电流的大小不同，集成电路510需要承担的功耗在0.2W到2W之间，这就对集成电路510的封装提出了比较高的散热要求。如前文所述，三只管脚的功率型封装技术已经非常成熟，成本低廉且稳定，这也是集成电路510采用三管脚架构的一个重要优势。
[0040]下面，详细分析电流纹波消除集成电路510的工作原理。
[0041]再次参照图5，正常工作时，滤波电容103上的电压可能较高，优选地，集成电路510的VCC管脚通过一限流电阻511接到OUT节点。限流电阻511与集成电路510内部的VCC钳位电路512配合工作，为集成电路510提供安全稳定的电压电流。VCC钳位电路512的功能类似于稳压管。而在OUT节点最大电压低于VCC管脚最大耐压值的情形下，就不需要限流电阻511，可将VCC管脚直接连接到OUT节点。
[0042]由于NMOS管518与LED负载105是串联关系，通过设法减小NMOS管518的电流纹波，也就等于减小LED负载105的电流纹波。从图4可以看出，同时满足以下两个条件，就可以使得流过NMOS管518的漏极电流基本不变，一是保持其栅极源极电压VGS稳定不变；二是确保NMOS管518工作在饱和区。NMOS管518是由电压驱动的，其栅源电压VGS直接决定了 NMOS管518在饱和区的漏极电流的大小。因此，需要先保证NMOS管栅源电压VGS稳定不变。除了保证漏极电流基本不变之外，还需要兼顾系统效率。要同时兼顾电流纹波和效率，就需要使NMOS管518尽可能工作在饱和区的左侧，也就是说，要使NMOS管518的漏极电压VDS尽量靠近图4中的虚线。如图7所示，LEDN电压在谷值IV到峰值2.5V之间波动，此波动范围须在NMOS管518的饱和区以内，另外考虑到效率，LEDN电压的谷值就不能太高。因此，要求最低LEDN电压(简称谷值电压，下同)工作在饱和区的最低临界点附近，即，紧靠图4中的虚线右侧。
[0043]基于以上分析，本发明采用一闭环负反馈系统来实现集成电路510。如图5所示，该闭环负反馈系统包括电压压缩整形电路516、误差放大电路530、低增益反相放大器517以及NMOS管518。其中，电压压缩整形电路516的输入端连接NMOS管518的漏极，用于对漏极电压(即，LEDN管脚电压)进行压缩整形，它的输出端连接误差放大电路530;误差放大电路530接收经压缩整形的NMOS管漏极电压，将其与一固定参考电压REF之间的误差进行放大；低增益反相放大器517对误差放大电路530输出的信号进行反相,它的输出端连接NMOS管518的栅极。
[0044]低增益反相放大器517的增益k取值在I左右；负号表示反相，确保整个环路构成负反馈系统。环路的放大增益主要来自误差放大电路530中的误差放大器513，足够大的闭环增益是系统实现足够高控制精度的保证。误差放大电路530中，积分电阻515、积分电容514与误差放大器513 —起组成环路频率补偿网络。该网络中，误差放大器513的负输入端经积分电阻515接收DCMP电压(即，经压缩整形的NMOS管漏极电压)，正输入端接收参考电压RBF,输出端产生经放大的误差信号；积分电容514的一端,连接误差放大器513负输入端与积分电阻515之间的节点，另一端连接误差放大器513的输出端。
[0045]由于电流纹波的频率只有100/120HZ，所以优选地，要求环路的带宽在100/120Hz的二十分之一以下，即5Hz以下。带宽越低，环路提供给NMOS管518栅极的电压波动就越小，100/120HZ电流纹波也就越小。5Hz以下的带宽意味着，积分电阻515与积分电容514组成的积分时间常数大于0.2秒，如公式1，若C514取值InF，则R515的最小阻值为200兆欧姆。
[0046]τ = R515C514 > 0.2 (I)
[0047]以现代微电子半导体工艺，制造200兆欧姆的电阻没有问题，面积也不会太大；InF电容所需要的硅片面积也不会大于0.5_2，因此完全可行。如此低频率带宽(5Hz)通常的做法是，将频率补偿元件置于集成电路外部。按照本发明，为了实现集成电路管脚数量最少并控制封装成本，创新地将上述频率补偿元件置于集成电路的内部，也是切实可行的。
[0048]电压压缩整形电路516的输出信号DCMP，例如是，以所述参考电压RBF作为平均值上下波动的100/120HZ电压信号。优选地，电压压缩整形电路516可采用如公式2所示的算法。
[0049]
V(DCMP) = ? 八廳、+ 叩腳叩，- V^LEDN) > V {REF)⑵
^ V(REF)-V(LEDN)/ K2, if V{LEDN) < V(REF)
[0050]图8为电压压缩整形电路516的一种示例电路结构，用于实现上述算法。图8中，NMOS管804、806相当于普通小电流开关，805是普通逻辑反相器，参考电压RBF与图5中参考电压RBF相同。电压压缩整形电路516包括比较器803、加法器802以及减法器801。整形电路516对LBDN电压(即NMOS管漏极电压)进行分段处理。其中，比较器803用于比较LBDN电压与参考电压RBF的大小。当LBDN电压大于等于参考电压REF时，加法器802用于将LBDN电压除以常数Kl的得数与参考电压REF相加；当LBDN电压小于参考电压RBF时，减法器801用于将参考电压RBF与LEDN电压除以常数K2的得数相减。
[0051]上述算法的最终目的是，将LBDN的谷值电压稳定在合适的值，既保证足够低的LED纹波，又能兼顾系统效率。整形电路516具体算法及参考电压RBF的大小决定NMOS管518工作在饱和区的深度。参考电压RBF值越大，整体LBDN谷值电压越高，饱和深度也就越大；反之，LBDN谷值电压越低，饱和深度越小。为了兼顾电流纹波大小和系统效率，需要尽量将NMOS管518的饱和深度做低一些。一般参考电压RBF取在1.2V左右，因此，公式2中的常数K1、K2就决定了 NMOS管518工作时的饱和深度。其中，Kl决定在参考电压RBF以上部分LEDN电压的压缩程度，Kl越大压缩越厉害；K2决定在参考电压RBF以下部分LBDN电压的压缩程度。优选地，Kl取值在30到200之间，Κ2取值在I到10之间，并且Kl在Κ2的10倍以上。这说明，LBDN电压大于参考电压RBF的部分压缩得很厉害，而低于参考电压REF的那部分LEDN电压压缩得轻微的多。
[0052]经过压缩算法处理之后，靠近电压谷值的那部分LEDN电压权重明显变大了。固定Kl不变，K2取值越大，LEDN谷值电压权重越小，会使得LBDN的谷值电压越低，效率越高，但100/120HZ电流纹波会有越大的趋势。固定K2不变，Kl取值越大，LBDN谷值电压权重越大，也就会使得LBDN的谷值电压(即NMOS管518的最低漏极电压)越接近参考电压RBF，同时效率越低，但100/120HZ电流纹波会越小。一般来说，稳定工作以后，LEDN的谷值电压比参考电压略低0.1V到0.7V左右，从图7中可以看出，LEDN谷值电压为0.9V，比1.2V参考电压RBF低0.3V。由此可见，效率和100/120HZ电流纹波大小是矛盾的，所以，参考电压RBF和常数K1、K2的取值需要全面综合考虑。无论流过LBD的平均电流多大，集成电路510的闭环负反馈系统都会将LBDN谷值电压自动稳定在合适的高度。换句话说，该闭环负反馈系统能够自动跟踪前级APFC恒流DC/DC电路102的平均输出电流。
[0053]图9示出了集成电路510从开机到进入稳定工作状态的完整过程。可以看出，从开机时刻算起，集成电路510用了将近I秒钟才将LBD电流纹波降下来，这是由于集成电路510的负反馈环路带宽非常低的原因造成的。一开始LBDN电压几乎为零，这时候的LBD纹波电流最大，I秒后随着LEDN电压上升到正常值，LBD纹波电流大幅下降至不到1.5%。
[0054]进一步地，图10示出了包含过温保护电路的电流纹波消除集成电路550。过温保护电路由温度传感器和处理电路519以及电阻520构成，温度传感器和处理电路519连接到电阻520 —端和电压压缩整形电路516输入端之间的节点，电阻520的另一端连接NMOS管518的漏极。
[0055]图11示出了过温保护电路的工作原理。在tl时刻以前，集成电路550的工作温度在130摄氏度以下，温度传感器和处理电路519的输出电流为零，电阻520的电压降也就为零，过温保护电路不起任何作用。从tl时刻开始，集成电路550达到过温保护130摄氏度临界点，温度传感器和处理电路519的输出电流开始从零随着集成电路550的工作温度线性增加，电阻520的电压降也随着线性增加，这会导致LBDN的谷值电压随之下降。LBDN谷值电压下降将带来两个结果，一是系统效率升高，集成电路550功耗下降，也就是发热量下降；二是LED电流纹波变大，但是LED平均电流不会变化。等到t2时刻之后，集成电路550的温度上升至150摄氏度，此时系统达到温度平衡，温度不再上升，LBDN的谷值电压不再下降，LED电流纹波率稳定在18%不再增大。图11中的数字只是示例而已。
[0056]诸如负载开路保护、负载短路保护之类的其他保护电路，在本发明的基础上，可按常规方式实现。
[0057]图12示出了本发明另一实施例的LED驱动装置。考虑到NPN管和NMOS管消除电流纹波的原理极其相似，该实施例中，以NPN管521替代了图5中的NMOS管518，其他不变。在某些应用场合，NPN管具有成本优势。
[0058]在前文的描述中，虽然本发明是以驱动LED负载为例，但是，本领域技术人员易于理解的是，本发明可用于驱动任何一种恒流源负载。
[0059]显而易见，在此描述的本发明可以有许多变化，这种变化不能认为偏离本发明的精神和范围。因此，所有对本领域技术人员显而易见的改变，都包括在所附权利要求书的涵盖范围之内。
【权利要求】
1.一种消除恒流源负载电流纹波的集成电路，所述恒流源负载由单级APFC恒流DC/DC电路驱动，进行功率因数校正及恒流控制；所述集成电路与所述恒流源负载串联，其内部设有电压压缩整形电路、误差放大电路、低增益反相放大器以及NMOS管；所述集成电路具有: 与所述NMOS管的漏极连接的第一管脚，该管脚用于连接所述恒流源负载； 与所述NMOS管的源极连接的第二管脚，该管脚用于接地；以及用作集成电路电源端的第三管脚，该管脚用于连接所述单级APFC恒流DC/DC电路的输出端,并且其中， 电压压缩整形电路，输入端连接所述NMOS管的漏极，用以对其漏极电压进行压缩整形，输出端连接所述误差放大电路； 误差放大电路，接收经压缩整形的NMOS管漏极电压，将其与一参考电压之间的误差进行放大； 低增益反相放大器，对所述误差放大电路输出的经放大的误差信号进行反相，其输出端连接所述NMOS管的栅极。
2.如权利要求1所述的集成电路，其特征在于，所述误差放大电路包括误差放大器、积分电阻以及积分电容，其中， 误差放大器，其第一输入端经积分电阻接收经压缩整形的NMOS管漏极电压，第二输入端接收所述参考电压，其输出端产生经放大的误差信号， 积分电容，其一端连接误差放大器第一输入端与积分电阻之间的节点，另一端连接误差放大器的输出端。
3.如权利要求2所述的集成电路，其特征在于，所述电流纹波的频率为100赫兹或120赫兹，所述积分电阻的阻值与积分电容容值的乘积大于0.2。
4.如权利要求1所述的集成电路，其特征在于，所述经压缩整形的NMOS管漏极电压的信号是，以所述参考电压作为平均值而波动的100赫兹或120赫兹电压信号。
5.如权利要求4所述的集成电路，其特征在于，所述电压压缩整形电路包括比较器、力口法器以及减法器，其中， 比较器，用于比较所述NMOS管漏极电压与所述参考电压的大小； 加法器，在所述NMOS管漏极电压大于等于所述参考电压的情况下，将所述参考电压与NMOS管漏极电压除以常数Kl的得数相加，生成所述经压缩整形的NMOS管漏极电压； 减法器，在所述NMOS管漏极电压小于所述参考电压的情况下，将所述参考电压与NMOS管漏极电压除以常数K2的得数相减，生成所述经压缩整形的NMOS管漏极电压； 其中，Kl在30至200之间取值，K2在I至10之间取值，并且Kl在K2的10倍以上。
6.如权利要求1至5中任一项所述的集成电路，其特征在于，所述集成电路还包括过温保护电路，所述过温保护电路包括温度传感器和处理电路、以及一电阻，所述温度传感器和处理电路连接到所述电阻一端和电压压缩整形电路输入端之间的节点，所述电阻的另一端连接所述NMOS管的漏极。
7.如权利要求1至5中任一项所述的集成电路，其特征在于，所述第三管脚通过一限流电阻连接所述单级APFC恒流DC/DC电路的输出端。
8.一种消除恒流源负载电流纹波的集成电路，所述恒流源负载由单级APFC恒流DC/DC电路驱动，进行功率因数校正及恒流控制；所述集成电路与所述恒流源负载串联，其内部设有电压压缩整形电路、误差放大电路、低增益反相放大器以及NPN管；所述集成电路具有: 与所述NPN管的集电极连接的第一管脚，该管脚用于连接所述恒流源负载； 与所述NPN管的发射极连接的第二管脚，该管脚用于接地；以及用作集成电路电源端的第三管脚，该管脚用于连接所述单级APFC恒流DC/DC电路的输出端,并且其中， 电压压缩整形电路，输入端连接所述NPN管的集电极，用以对其集电极电压进行压缩整形，输出端连接所述误差放大电路； 误差放大电路，接收经压缩整形的NPN管集电极电压，将其与一参考电压之间的误差进行放大； 低增益反相放大器，对所述误差放大电路输出的经放大的误差信号进行反相，其输出端连接所述NPN管的基极。
9.一种驱动恒流源负载的装置，包括: 单级APFC恒流DC/DC电路，用于驱动所述恒流源负载，进行功率因数校正及恒流控制； 滤波电容，并联在所述单级APFC恒流DC/DC电路的输出端与地之间；以及电流纹波消除集成电路，与所述恒流源负载串联，其内部设有电压压缩整形电路、误差放大电路、低增益反相放大器以及NMOS管；所述集成电路具有: 与所述NMOS管的漏极连接的第一管脚，该管脚用于连接所述恒流源负载； 与所述NMOS管的源极连接的第二管脚，该管脚用于接地；以及用作集成电路电源端的第三管脚，该管脚用于连接所述单级APFC恒流DC/DC电路的输出端,并且其中， 电压压缩整形电路，输入端连接所述NMOS管的漏极，用以对其漏极电压进行压缩整形，输出端连接所述误差放大电路； 误差放大电路，接收经压缩整形的NMOS管漏极电压，将其与一参考电压之间的误差进行放大； 低增益反相放大器，对所述误差放大电路输出的经放大的误差信号进行反相，其输出端连接所述NMOS管的栅极。
10.一种照明灯具，其特征在于，包括权利要求9所述的装置以及LED负载。
【文档编号】H05B37/00GK104168684SQ201410342645
【公开日】2014年11月26日 申请日期:2014年7月18日 优先权日:2014年7月18日
【发明者】许瑞清, 金红涛, 刘立国 申请人:许瑞清