无线送电装置及其解调方法与流程

本发明是关于一种无线充电技术，特别是应用于无线充电技术中的无线送电装置及其解调方法。

背景技术：

无线充电技术，又称为非接触式充电，因不需要依靠电线来传送电力而避免可能触电的危险性，也不需要电源插座而不会有多条电线互相缠绕的问题，在使用上提升了安全及便利性，市面上许多产品已广泛地应用无线充电技术。

无线充电技术是透过电磁感应原理来传送电力，充电器藉由线圈耦合的方式将电力信号传送至用电的电子设备，充电器中包含无线送电装置，而用电的电子设备中包含无线受电装置，透过无线送电装置中的发送线圈与无线受电装置中匹配于发送线圈的接收线圈紧密贴合以传送电力。再者，在电力传送的过程中，无线送电装置经由解调单元将来自无线受电装置的数据包进行解调，以根据电子设备的用电需求来调整传送至无线受电装置的电力大小。

然而，公知的无线送电装置的解调单元通常是使用正交解调，而正交解调的解调程序繁复且电路组成复杂，进而导致电路设计困难且提高生产成本。

技术实现要素：

有鉴于此，本发明提出一种无线送电装置及其解调方法。

在一实施例中，一种无线送电装置适于无线充电系统，无线送电装置包含发送线圈、解调单元及脉冲信号产生单元。解调单元根据第一调幅信号及第二调幅信号产生包含一电力调整信息的解调信号；脉冲信号产生单元根据电力调整信息产生脉冲宽度调制信号以驱动发送线圈传送电力信号。其中前述的解调单元包含信号转换电路、运算单元及处理单元；信号转换电路将第一调幅信号转换为多个数字码以产生一第一数字信号，且将第二调幅信号转换为多个数字码以产生一第二数字信号；运算单元根据一频率信号计算第一数字信号的多个数字码之间的一第一平均数，且根据频率信号计算第二数字信号的多个数字码之间的一第二平均数；处理单元计算第一平均数与第二平均数的一差值，且处理单元比较差值与一预设差值以产生一比较信号，且根据比较信号输出对应的逻辑准位以产生解调信号。

在一实施例中，一种解调方法适于一无线送电装置，解调方法包含在第一通讯阶段经由一发送线圈接收一第一调幅信号、将第一调幅信号转换为一第一数字信号、计算第一数字信号的多个数字码之间的一第一平均数、在第二通讯阶段经由发送线圈接收一第二调幅信号、将第二调幅信号转换为一第二数字信号、计算第二数字信号的多个数字码之间的一第二平均数、计算第一平均数与第二平均数的一差值、及判断差值是否大于一预设差值以产生对应的逻辑准位来产生一解调信号。

综上所述，在本发明之无线送电装置之一实施例中，第一解调单元将发送线圈接收的调幅信号转换为数字信号，且第一解调单元可藉由不同通讯阶段的数字信号的数字码的平均数来进行解调，如此便将解调程序简化且降低电路设计的困难度，进而降低电路成本。

附图说明

图1为根据本发明之无线充电系统之一实施例之功能方块图。

图2为图1之第一解调单元之第一实施例之功能方块图。

图3为图1之信号转换电路之一实施例之功能方块图。

图4为图2之运算单元之第一实施例之功能方块图。

图5为图2之运算单元之第二实施例之功能方块图。

图6为图2之处理单元之一实施例之功能方块图。

图7为图1之第一解调单元之第二实施例之功能方块图。

图8为根据本发明之解调方法之第一实施例之流程图。

图9为根据本发明之解调方法之第二实施例之流程图。

具体实施方式

图1为根据本发明之无线充电系统之一实施例之功能方块图，请参照图1，无线充电系统包含无线送电装置10及无线受电装置20，以下分别对无线送电装置10及无线受电装置20进行进一步的说明。

无线送电装置10包含驱动单元11、发送线圈12、脉冲信号产生单元14及第一解调单元15(为区别无线送电装置10及无线受电装置20之解调单元，无线送电装置10之解调单元称之为第一解调单元15，无线受电装置20之解调单元称之为第二解调单元22)。脉冲信号产生单元14、驱动单元11、发送线圈12及第一解调单元15依序串接且脉冲信号产生单元14电性连接第一解调单元15。

驱动单元11产生脉冲信号施加于发送线圈12以驱使发送线圈12将电力信号E发射至无线受电装置20；第一解调单元15可经由发送线圈12接收包含电力调整信息的数据包P，第一解调单元15对数据包P进行解调并产生解调信号S4以获得电力调整信息；脉冲信号产生单元14根据解调信号S4中的电力调整信息来产生具有不同频率或占空比的脉冲宽度调制信号S3，藉以驱使发送线圈12发送具有不同频率的电力信号E，进而改变传送的无线受电装置20的电力大小。

无线受电装置20包含接收线圈21、第二解调单元22、整流单元23、充电单元24、控制单元25及调幅单元26。接收线圈21接收来自发送线圈12之电力信号E，并将数据包P发送至无线送电装置10，数据包P除了包含电力调整信息外还包含最大功率限制、调制等级及无线受电装置20的识别号(Identification Number)等信息；第二解调单元22对电力信号E进行解调以与无线送电装置10进行通信协议设定，控制单元25根据第二解调单元22之输出来控制调幅单元26改变耦接于调幅单元26之信号的幅度大小，藉以驱使接收线圈21发送对应的数据包P；整流单元23将电力信号E转换为直流信号，致使充电单元24根据直流信号进行充电。

再者，无线送电装置10与无线受电装置20之间进行通讯的过程可区分为不同相位(Phase)，以无线充电联盟(Wireless Power Consortium；WPC)制定的Qi标准为例，通讯过程包含三个相位，分别为发信(Ping)相位、认证与设定相位(Identification&Configuration phase)及电力传送相位(Power transfer phase)。

在发信相位中，发送线圈12每隔一段时间发送电力信号E(例如，小于或等于500ms)以确认其附近是否有无线受电装置20存在，若无线送电装置10检侦测出无线受电装置20，通讯过程则由发信相位转换至认证与设定相位，无线送电装置10接收来自无线受电装置20所发送的数据包P，而通讯过程则由认证与设定相位转换至电力传送相位，无线送电装置10即开始向无线受电装置20发送电力信号E。

以前述之Qi标准为例，以下将无线送电装置10与无线受电装置20之间的通讯过程区分为二个阶段来说明，第一通讯阶段包含发信相位，第二通讯阶段包含认证与设定相位及电力传送相位，发送线圈12在第一通讯阶段及第二通讯阶段分别接收不同的数据包P，由于数据包P系由调幅单元26产生，为方便描述，发送线圈12在第一通讯阶段接收的数据包P称之为第一调幅信号P1，发送线圈12在第二通讯阶段接收的数据包P称之为第二调幅信号P2。

图2为图1之第一解调单元15之一实施例之功能方块图，请参照图2，第一解调单元15包含信号转换电路150、运算单元151及处理单元152依序串接于发送线圈12及脉冲信号产生单元14之间。信号转换电路150耦接发送线圈12，信号转换电路150在第一通讯阶段及第二通讯阶段分别接收自发送线圈12的第一调幅信号P1及第二调幅信号P2，第一调幅信号P1及第二调幅信号P2系为弦波信号而属于模拟信号。信号转换电路150将第一调幅信号P1转换为多个数字码以产生第一数字信号D1，且将第二调幅信号P2转换为多个数字码以产生第二数字信号D2。

运算单元151的输入端耦接信号转换电路150的输出端，运算单元151接收第一数字信号D1、第二数字信号D2及来自前级电路例如一频率产生器(clock generator)所产生之频率信号CLK，运算单元151根据频率信号CLK计算第一数字信号D1的多个数字码之间的平均数以产生第一平均数A1，且运算单元151根据频率信号CLK计算第二数字信号D2的多个数字码之间的平均数以产生第二平均数A2。

处理单元152的输入端耦接运算单元151的输出端，处理单元152计算第一平均数A1与第二平均数A2之间的差值，处理单元152判断差值是否大于预设差值D9并且根据判断结果输出对应的逻辑准位以产生解调信号S4。以下对第一解调单元15进行进一步的说明。

图3为图1之信号转换电路之一实施例之功能方块图，请参照图3，信号转换电路150包含模拟数字转换器(Analog-to-digital converter)1501、混频器(Mixer)1502、低通滤波器1503及平方根运算器1504依序串接于发送线圈12与运算单元151之间。模拟数字转换器1501耦接发送线圈12，模拟数字转换器1501在第一通讯阶段及第二通讯阶段自发送线圈12分别接收第一调幅信号P1及第二调幅信号P2，模拟数字转换器1501根据取样频率对第一调幅信号P1进行取样，且根据取样得的电压值产生对应的数字码，模拟数字转换器1501将第一调幅信号P1转换为多个数字码以产生第一数字输出D3。并且，模拟数字转换器1501根据前述取样频率对第二调幅信号P2进行取样，且根据取样得的电压值产生对应的数字码，模拟数字转换器1501将第二调幅信号P2转换为多个数字码以产生第二数字输出D4。

在实施上，设计者可自行设计模拟数字转换器1501的模拟数字转换分辨率(resolution)，以根据取样得的电压值产生多个位，举例来说，模拟数字转换器1501可将每次取样得的电压值转换为16位的数字码，以模拟数字转换器1501对第一调幅信号P1取样为例，假设模拟数字转换器1501对第一调幅信号P1取样256次，则模拟数字转换器1501输出256个16位的数字码。

混频器1502之输入端电性连接模拟数字转换器1501之输出端，而低通滤波器1503之输入端电性连接混频器1502之输出端，混频器1502分别接收模拟数字转换器1501产生的第一数字输出D3及第二数字输出D4；混频器1502对第一数字输出D3进行降频转换后传送至低通滤波器1503，低通滤波器1503对降频转换后的第一数字输出D5进行滤波处理以将其中的高频信号滤除而保留低频信号。同理，混频器1502对第二数字输出D4进行降频转换，低通滤波器1503再对降频转换后的第二数字输出D6进行滤波处理以将其中的高频信号滤除而保留低频信号。

基此，相较于降频转换前的第一数字输出D3及第二数字输出D4，低通滤波器1503对较为低频的第一数字输出D3及第二数字输出D4进行滤波而可被设计为具有较低的Q值因而具有较低的电路成本。

平方根运算器1504的输入端耦接低通滤波器1503的输出端，平方根运算器1504分别接收滤波后的第一数字输出D7及滤波后的第二数字输出D8，平方根运算器1504计算滤波后的第一数字输出D7的多个数字码的平方根值，且计算滤波后的第二数字输出D8的多个数字码的平方根值，以进行平滑处理；举例来说，若滤波后的第一数字输出D7包含表示256、255及16的数字码，则平方根运算器1504分别输出表示16、15.97及4的数字码以作为第一数字信号D1。

图4为图2之运算单元151之第一实施例之功能方块图，请参照图4，运算单元151包含解多任务器1510、两个加法电路、两个除法电路及两个缓存器(为方便描述，两个加法电路分别称之为第一加法电路1511及第二加法电路1512，两个除法电路分别称之为第一除法电路1513及第二除法电路1514，两个缓存器分别称之为第一缓存器1515及第二缓存器1516)；解多任务器1510、第一加法电路1511、第一除法电路1513及第一缓存器1515依序串接于平方根运算器1504与处理单元152之间，且解多任务器1510、第二加法电路1512、第二除法电路1514及第二缓存器1516依序串接于平方根运算器1504与处理单元152之间。

于此，解多任务器1510的控制端接收可表示第一通讯阶段或第二通讯阶段之相位信号(图未示)，解多任务器1510根据相位信号在第一通讯阶段将第一数字信号D1选择输出至第一加法电路1511。第一加法电路1511的输入端电性连接于解多任务器1510的其中一输入端，第一加法电路1511接收第一数字信号D1及频率信号CLK，以根据频率信号CLK累加第一数字信号D1的第一数量的数字码并产生第一总和S5；第一除法电路1513接收第一总和S5，第一除法电路1513将第一总和S5与第一数量相除以产生第一平均数A1，并将第一平均数A1储存于第一缓存器1515。

解多任务器1510根据前述之相位信号在第二通讯阶段将第二数字信号D2选择输出至第二加法电路1512。第二加法电路1512的输入端电性连接于解多任务器1510的其中另一输入端，第二加法电路1512接收第二数字信号D2及频率信号CLK，以根据频率信号CLK累加第二数字信号D2的第二数量的数字码并产生第二总和S6；第二除法电路1514接收第二总和S6，第二除法电路1514将第二总和S6与第二数量相除以产生第二平均数A2，并将第二平均数A2储存于第二缓存器1516。

基此，在第一加法电路1511计算第一总和S5时，第二加法电路1512可同时计算第二总和S6。并且，在第一除法电路1513计算第一平均数A1时，第二除法电路1514可同时计算第二平均数A2。

在实施上，第一加法电路1511可以计数器来实现，由于第一数字信号D1系为二元(binary)码，计数器根据频率信号计数第一数字信号D1的第一数量的数字码的高逻辑准位以产生第一总和S5；同理，第二加法电路1512亦可以计数器来实现，计数器根据频率信号计数第二数字信号D2的第二数量的数字码的高逻辑准位以产生第二总和S6。或者，第一加法电路1511及第二加法电路1512亦可以逻辑运算单元(Arithmetic unit；ALU)来实现。并且，第一数量可相同于或不同于第二数量，举例来说第一数量可为256，而第二数量可为256或16；或者，第二数量亦可为一变动值，举例来说，假设第二加法电路1512在不同的时间点依序接收第二数字码D2的多个数字码，第二加法电路1512依序累加多个数字码来产生第二总和S6，第二除法电路1514待第二加法电路1512累加16个数字码(即，第二数量为16)产生第二总和S6后，第二除法电路1514计算16个数字码的第二平均数A2，接着，在第二加法电路1512根据第17个数字码产生第二总和S6后，第二除法电路1514即计算17个数字码的第二平均数A2，即，此时的第二数量为17。

图5为图2之运算单元151之第二实施例之功能方块图，请参照图5，与图4之差异在于，运算单元151包含一个加法电路及一个除法电路(为方便描述，本实施例之加法电路称之为第三加法电路1517，且除法电路称之为第三除法电路1519)，且解多任务器1518电性连接于第三除法电路1519与第一缓存器1515之间，以及于第三除法电路1519与第二缓存器1516之间；第三加法电路1517的输入端分别接收第一数字信号D1及第二数字信号D2，第三加法电路1517接收第一数字信号D1以根据频率信号CLK计算第一数字信号D1的第一数量的数字码的第一总和S5，待第三加法电路1517产生第一总和S5后，第三加法电路1517接收第二数字信号D2以根据频率信号CLK计算第二数字信号D2的第二数量的数字码的第二总和S6；同理，第三除法电路1519根据第一数量计算第一平均数A1后开始根据第二数量计算第二平均数A2。解多任务器1518根据相位信号将第一平均数A1输出至第一缓存器1515进行储存，且将第二平均数A2输出至第二缓存器1516进行储存。

图6为图2之处理单元152之一实施例之功能方块图，请参照图6，处理单元152包含减法器1521、比较器1522及多任务器1523依序串接于第一缓存器1515与脉冲信号产生单元14之间，且于第二缓存器1516与脉冲信号产生单元14之间。减法器1521的两输出端分别电性连接于第一缓存器1515及第二缓存器1516，减法器1521自第一缓存器1515接收第一平均数A1，且自第二缓存器1516接收第二平均数A2，减法器1521将第一平均数A1与第二平均数A2相减以产生差值D(即，D＝A1-A2或D＝A2-A1)。

比较器1522的一输入端接收预设差值D9，并且比较器1522的另一输入端接收减法器1521产生的差值D。比较器1522将预设差值D9与差值D相互比较并据以输出一比较信号S7，当差值D大于预设差值D9时，表示第二调幅信号P2的逻辑准位与第一调幅信号P1的逻辑准位不相同，比较器1522输出为逻辑「1」的比较信号S7，而设计者可自行设计比较器1522输出的逻辑准位，本发明不以此为限；当差值D小于或等于预设差值D9时，表示第二调幅信号P2的逻辑准位与第一调幅信号P1的逻辑准位相同，比较器1522输出逻辑「0」的比较信号S7。

多任务器1523的两个输入端分别注入高逻辑准位及低逻辑准位，且多任务器1523的控制端电性连接于比较器1522的输出端，多任务器1523可根据比较器1522产生的比较信号S7输出对应的逻辑准位，举例来说，若比较信号S1表示差值D大于预设差值D9，多任务器1523即将低逻辑准位输出；若比较信号S1表示差值D小于或等于预设差值D9，多任务器1523即将高逻辑准位输出。

在一些实施例中，处理单元152亦可以微控制器(Microcontroller Unit；MCU)来实现，并可藉由韧体控制处理单元152产生第一平均数A1与第二平均数A2之差值D，且将差值D与预设差值D9相互比较以据以产生解调信号S4的逻辑准位。

图7为图1之第一解调单元15之第二实施例之功能方块图，请参照图7，第一解调单元15更包含脉冲宽度侦测器153及噪声移除器154依序串接于处理单元152与脉冲信号产生单元14之间，脉冲宽度侦测器153接收多任务器1523产生的解调信号S4及频率信号CLK，解调信号S4包含多个脉冲，脉冲宽度侦测器153根据频率信号CLK计算解调信号S4的各脉冲的脉冲宽度以产生一计数值来表示解调信号S4的各脉冲的脉冲宽度，而噪声移除器154根据前述计数值判断解调信号S4的各脉冲的脉冲宽度是否小于一默认宽度，当解调信号S4之一脉冲的脉冲宽度小于默认宽度时，噪声移除器154将其移除并输出滤波后的解调信号S4。举例来说，若默认宽度为20，且解调信号S4中一脉冲的脉冲宽度所对应的计数值为15，则噪声移除器154将前述脉冲判断为噪声脉冲，噪声移除器154将噪声脉冲移除后输出滤波后的解调信号S4至脉冲信号产生单元14。

在实施上，脉冲宽度侦测器153可以计数器来实现，计数器根据频率信号CLK计数解调信号S4中上升缘(rising edge)与下降缘(falling edge)之间的频率周期数目以产生前述之计数值。

图8为根据本发明之解调方法之第一实施例之流程图，请同时参照图2及图8，在第一通讯阶段经由发送线圈12接收第一调幅信号P1(步骤S01)，信号转换电路150将第一调幅信号P1转换为第一数字信号D1(步骤S02)，运算单元151计算第一数字信号D1的多个数字码之间的第一平均数A1(步骤S03)，在第二通讯阶段经由发送线圈12接收第二调幅信号P2(步骤S04)，信号转换电路150将第二调幅信号P2转换为第二数字信号D2(步骤S05)，运算单元151计算第二数字信号D2的多个数字码之间的第二平均数A2(步骤S06)，处理单元152计算第一平均数A1与第二平均数A2的差值(步骤S07)，且处理单元152判断差值是否大于预设差值D9以产生对应的逻辑准位来产生解调信号S4(步骤S08)。

请同时参照图3，在步骤S02中，模拟数字转换器1501将第一调幅信号P1转换为多个数字码以产生第一数字输出D3，混频器1502对第一数字输出D3进行降频处理，低通滤波器1503对降频转换后的第一数字输出D5进行滤波，平方根运算器1504对滤波后的第一数字输出D7的多个数字码进行平方根运算以产生第一数字信号D1。并且，在步骤S05中，模拟数字转换器1501将第二调幅信号P2转换为多个数字码以产生第二数字输出D4，混频器1502对第二数字输出D4进行降频处理，低通滤波器1503对降频转换后的第二数字输出D6进行滤波，平方根运算器1504对滤波后的第二数字输出D8的多个数字码进行平方根运算以产生第二数字信号D2。

请同时参照图6，在步骤S08中，若比较信号S7表示差值D大于预设差值D9时(本实施例系以比较信号S7为高逻辑准位为例)，多任务器1523产生低逻辑准位的解调信号S4；若比较信号S7表示差值D小于或等于预设差值D9时(本实施例系以比较信号S7为低逻辑准位为例)，多任务器1523产生高逻辑准位的解调信号S4。

图9为根据本发明之解调方法之第二实施例之流程图，请同时参照图7及图9，在处理单元152产生包含多个脉冲的解调信号S4后(步骤S08)，脉冲宽度侦测器153计算解调信号S4的多个脉冲的脉冲宽度(步骤S09)，噪声移除器154判断解调信号S4的多个脉冲的脉冲宽度是否小于默认宽度以移除噪声脉冲(步骤S10)。

综上所述，在本发明之无线送电装置之一实施例中，第一解调单元将发送线圈接收的调幅信号转换为数字信号，且第一解调单元可藉由不同通讯阶段的数字信号的数字码的平均数来进行解调，如此便将解调程序简化且降低电路设计的困难度，进而降低电路成本。

虽然本发明已以实施例揭露如上然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明之精神和范围内，当可作些许之更动与润饰，故本发明之保护范围当视后附之专利申请范围所界定者为准。

附图标记说明

10 无线送电装置

11 驱动单元

12 发送线圈

14 调频单元

15 第一解调单元

150 信号转换电路

1501 模拟数字转换器

1502 混频器

1503 低通滤波器

1504 平方根运算器

151 运算单元

1510 解多任务器

1511 第一加法电路

1512 第二加法电路

1513 第一除法电路

1514 第二除法电路

1515 第一缓存器

1516 第二缓存器

1517 第三加法电路

1518 解多任务器

1519 第三除法电路

152 处理单元

1521 减法器

1522 比较器

1523 多任务器

153 脉冲宽度侦测器

154 噪声移除器

20 无线受电装置

21 接收线圈

22 第二解调单元

23 整流单元

24 充电单元

25 控制单元

26 调幅单元

A1 第一平均数

A2 第二平均数

CLK 频率信号

D 差值

D1 第一数字信号

D2 第二数字信号

D3 第一数字输出

D4 第二数字输出

D5 降频转换后的第一数字输出

D6 降频转换后的第二数字输出

D7 滤波后的第一数字输出

D8 滤波后的第二数字输出

D9 预设差值

E 电力信号

P 数据包

P1 第一调幅信号

P2 第二调幅信号

S3 脉冲宽度调制信号

S4 解调信号

S5 第一总和

S6 第二总和

S7 比较信号

步骤S01 在第一通讯阶段经由发送线圈接收第一调幅信号

步骤S02 将第一调幅信号转换为第一数字信号

步骤S03 计算第一数字信号的多个数字码之间的第一平均数

步骤S04 在第二通讯阶段经由发送线圈接收第二调幅信号

步骤S05 将第二调幅信号转换为第二数字信号

步骤S06 计算第二数字信号的多个数字码之间的第二平均数

步骤S07 计算第一平均数与第二平均数的差值

步骤S08 判断差值是否大于预设差值以产生对应的逻辑准位来产生解调信号

步骤S09 计算解调信号的多个脉冲的脉冲宽度

步骤S10 判断解调信号的多个脉冲的脉冲宽度是否小于默认宽度以移除噪声脉冲