不对称式MOSFET并联电路的制作方法

本发明涉及一种电子电路技术领域，具体涉及一种不对称式MOSFET并联电路。

背景技术：

开关电源电路的目的是改善电源的电磁兼容性和提高开关电源的效率及电路的稳定性和可靠性。

如图1所示，现有的开关电源电路大多采用对称式的结构设计方式，信号源输出一预定信号，通过一放大电路对预定信号进行放大，经过放大处理后的预定信号驱动对称连接的控制电路，通常控制电路由IPP60R099CPA型号的MOS管电路形成，众所周知，IPP60R099CPA型号的MOS管的单价为1.85美元，一个对称式的开关电路至少需要两个IPP60R099CPA型号的MOS管，电路的设计成本较高。另外由于电路是对称式设计，其开关电源电路一次仅仅只能输出一个类型的电压值，其电路的利用效率相对较低。

技术实现要素：

为了解决上述技术问题，本发明提供一种电路设计成本低廉的不对称式MOSFET并联电路。

一种不对称式MOSFET并联电路，其中，包括

信号输出电路，用以输出一预定信号；

第一放大电路，连接所述信号输出电路，用以放大所述预定信号形成第一放大信号输出并输出；

第一控制电路，所述第一控制电路的驱动端连接所述第一放大电路，用以接受所述第一放大信号，并于所述第一放大信号的驱动下输出第一电压信号；

延迟电路，连接所述信号输出电路，用以接受所述预定信号，并对所述预定信号做延迟处理形成一延迟信号输出；

第二放大电路，接受经过延迟处理后的所述延迟信号，并对所述延迟信号做放大处理形成一第二放大信号输出；

第二控制电路，所述第二控制电路的驱动端连接所述第二放大电路，用以接受所述第二放大信号，并于所述第二放大信号的驱动信输出第二电压信号。

优选地，上述的一种不对称式MOSFET并联电路，其中，还包括第一驱动电阻，连接于所述第一放大电路与所述第一控制电路之间。

优选地，上述的一种不对称式MOSFET并联电路，其中，还包括第二驱动电阻，连接于所述第二放大电路与所述第二控制电路之间。

优选地，上述的一种不对称式MOSFET并联电路，其中，所述延迟电路包括：

第一逻辑器，所述第一逻辑器的第一输入端、第二输入端同时连接所示信号输出电路；所述第一逻辑器的输出端连接一延时电路的输入端；

第二逻辑器，所述第二逻辑器的第一输入端、第二输入端同时连接所述延时电路的输出端，所述第二逻辑器的输出端连接所述第二控制

优选地，上述的一种不对称式MOSFET并联电路，其中，所述延时电路由RC电路形成，所述RC电路由电阻R和电容C串联形成，所述电阻R与所述电容C的连接点形成所述延迟电路的输出端，所述电阻R的另一端连接所述第一逻辑器。

优选地，上述的一种不对称式MOSFET并联电路，其中，所述电阻R的阻值为910Ω。

优选地，上述的一种不对称式MOSFET并联电路，其中，所述电容C的容值为150pF。

优选地，上述的一种不对称式MOSFET并联电路，其中，还包括一接地电阻R1，所述接地电阻R1连接于所述信号输出电路与公共地之间。

优选地，上述的一种不对称式MOSFET并联电路，其中，所述接地电阻R1的阻值为10KΩ。

与现有技术相比，本发明的优点在于：

通过延迟电路对预定信号进行延时处理，使得不对称式MOSFET并联电路能够输出两种不同的电压信号，继续因为第一控制电路与第二控制电路的输入输出曲线特性不同，进而导致第一电压信号与第二电压信号的电压值不相同，通常第一电压信号为高电压信号，第二电压信号为低电压信号，大大提高了开关电源电路的利用率。且又因为第二控制电路为价格相对便宜的MOS管电路，进而使得不对称式MOSFET并联电路的造价大大降低，节约了制造成本。

附图说明

图1为现有技术中的对称式开关电源电路的结构示意图；

图2为本发明中不对称式MOSFET并联电路结构示意图；

图3为本发明中第一控制电路的输入输出曲线图；

图4为本发明中第二控制电路的输入输出曲线图；

图5为本发明中延迟电路的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

一种不对称式MOSFET并联电路，其中，包括

信号输出电路，用以输出一预定信号；

第一放大电路，连接所述信号输出电路，用以放大所述预定信号形成第一放大信号输出并输出；

第一控制电路，所述第一控制电路的驱动端连接所述第一放大电路，用以接受所述第一放大信号，并于所述第一放大信号的驱动下输出第一电压信号；其中第一控制电路由IPP60R099CPA型号的MOS管形成。如图3所示，IPP60R099CPA型号的MOS管的输入输出曲线图。

延迟电路，连接所述信号输出电路，用以接受所述预定信号，并对所述预定信号做延迟处理形成一延迟信号输出；

第二放大电路，接受经过延迟处理后的所述延迟信号，并对所述延迟信号做放大处理形成一第二放大信号输出；

第二控制电路，所述第二控制电路的驱动端连接所述第二放大电路，用以接受所述第二放大信号，并于所述第二放大信号的驱动信输出第二电压信号。第二控制电路由普通的MOS管电路形成。例如第二控制电路可由IPP60R299CP型号的MOS管形成。如图4所示，IPP60R099CPA型号的MOS管的输入输出曲线图。

本发明的工作原理是：通过延迟电路对预定信号进行延时处理，使得不对称式MOSFET并联电路能够输出两种不同的电压信号，因第一控制电路与第二控制电路的输入输出曲线特性不同，进而导致第一电压信号与第二电压信号的电压值不相同，通常第一电压信号为高电压信号，第二电压信号为低电压信号。且又因为第二控制电路为价格相对便宜的MOS管电路，进而使得不对称式MOSFET并联电路的造价大大降低，节约了制造成本。

作为进一步优选实施方案，上述的一种不对称式MOSFET并联电路，其中，还包括第一驱动电阻，连接于所述第一放大电路与第一控制电路之间。第一驱动电阻的阻值可为15Ω。通过第一驱动电阻能够更稳定地驱动第一控制电路于导通和截止状态之间切换。

作为进一步优选实施方案，上述的一种不对称式MOSFET并联电路，其中，还包括第二驱动电阻，连接于所述第二放大电路与第二控制电路之间。第二驱动电阻的阻值可为15Ω。通过第二驱动电阻能够更稳定地驱动第二控制电路于导通和截止状态之间切换。

如图5所示，作为进一步优选实施方案，上述的一种不对称式MOSFET并联电路，其中，所述延迟电路包括：

第一逻辑器，所述第一逻辑器的第一输入端、第二输入端同时连接所示信号输出电路；所述第一逻辑器的输出端连接一延时电路的输入端；

第二逻辑器，所述第二逻辑器的第一输入端、第二输入端同时连接所述延时电路的输出端，所述第二逻辑器的输出端连接所述第二控制电路。

作为进一步优选实施方案，上述的一种不对称式MOSFET并联电路，其中，所述延时电路由RC电路形成，所述RC电路由电阻R和电容C串联形成，所述电阻R与所述电容C的连接点形成所述延迟电路的输出端，所述电阻R的另一端连接所述第一逻辑器。进一步地，所述电阻R的阻值为910Ω，所述电容C的容值为150pF。

进一步地，上述的一种不对称式MOSFET并联电路，其中，还包括一接地电阻，所述接地电阻R1连接于所述信号输出电路与公共地之间，所述接地电阻R1的阻值为10KΩ。

列举一具体比较实例图

如下表1所示，于满载状态下，当预定信号的电压为90V，fs的取值为65KHz。单个MOS管功率因数校正电路、传统对称并行式功率因数校正电路及本发明的不对称式功率因数校正电路的比较。

表一

采用本发明提供的不对称式MOSFET并联电路，在满载状态下，其矫正效率比单个MOS管形成的开关电源电路高0.49%，但是比传统对称并行式开关电源电路低0.22%，但是其在制造成本上则比传统对称并行式功率因数校正电路低许多。

这里所要注意的是，虽然以上描述了本发明的示例实施方式，但是这些描述并不应当以限制的含义进行理解。相反，可以进行若干种变化和修改而并不背离如所附权利要求中所限定的本发明的范围。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。