动态电流吸收器的制作方法

本发明通常涉及一种动态电流吸收器(dynamic current sink)，更特别地，涉及一种用于稳定低压差线性稳压器(Low Dropout Linear Regulator，LDO)的输出电压的动态电流吸收器。

背景技术：

低压差线性稳压器(LDO)是一种在供给电压即使非常接近输出电压的情形下仍能够调节所述输出电压的直流(Direct Current，DC)线性电压调节器。低压差线性稳压器(LDO)相较于其它的直流(DC)至直流(DC)调节器的优势包括：没有开关噪声、更小的器件尺寸和更大的设计简单性。

然而，对于实际的应用，若受低压差线性稳压器(LDO)的输出电压驱动的外部负载元件改变，则流经该低压差线性稳压器(LDO)的输出节点的负载电流将改变，而这将影响低压差线性稳压器(LDO)的输出电压。举例来说，低压差线性稳压器(LDO)的输出节点上会出现正尖峰(overshoot)输出电压或负尖峰(undershoot)输出电压，以及，这样的输出电压波动会降低低压差线性稳压器(LDO)的稳定性。因此，需求一种新颖的装置来克服传统的低压差线性稳压器(LDO)的缺陷。

技术实现要素：

有鉴于此，本发明的目的之一在于提供一种动态电流吸收器，用于稳定低压差线性稳压器LDO的输出节点上的输出电压，以解决上述问题。

在一些优选的实施例中，本发明直接涉及一种动态电流吸收器，用于稳定低压差线性稳压器LDO的输出节点上的输出电压。该动态电流吸收器包括第一电压比较器、第一晶体管、第一电流源、第一反相器、第二电流源、与非门、第一电容、第一电阻、第二晶体管和第三晶体管。第一电压比较器比较第一参考电压和来自LDO的第二控制信号，以产生第一控制信号。第一晶体管具有用于接收第一控制信号的控制端、耦接于接地电压的第一端和耦接于第一节点的第二端。第一电流源供给第一电流至所述第一节点。第一反相器具有耦接于所述第一节点的输入端和耦接于第二节点的输出端。第二电流源供给第二电流至第三节点。与非门具有耦接于所述第三节点的第一输入端、耦接于所述第二节点的第二输入端和耦接于第四节点的输出端。第一电容耦接在所述第四节点和第五节点之间。第一电阻耦接在所述第五节点和所述接地电压之间。第二晶体管具有耦接于所述第五节点的控制端、耦接于所述接地电压的第一端和耦接于所述第三节点的第二端。第三晶体管具有耦接于所述第五节点的控制端、耦接于所述接地电压的第一端和耦接于所述输出节点的第二端。其中，所述第三晶体管用于从所述输出节点选择性地汲取第一放电电流。

在一些实施例中，所述动态电流吸收器还包括第二电阻。第二电阻耦接在所述输出节点和所述第三晶体管的第二端之间。

在一些实施例中，第一晶体管、第二晶体管和第三晶体管为NMOS晶体管。

在一些实施例中，所述LDO包括第二电压比较器、第四晶体管、第三电阻和第四电阻。第二电压比较器比较第二参考电压和反馈电压，以产生所述第二控制信号。第四晶体管具有用于接收所述第二控制信号的控制端、耦接于供给电压的第一端和耦接于所述输出节点的第二端。第三电阻耦接在所述输出节点和第六节点之间，其中，所述第六节点具有所述反馈电压。第四电阻耦接在所述第六节点和所述接地电压之间。

在一些实施例中，所述第四晶体管用于选择性地供给负载电流至所述输出节点。

在一些实施例中，所述输出节点还耦接于稳定电容，以及用于驱动外部负载元件。

在一些实施例中，若所述负载电流改变，则所述输出节点上出现正尖峰输出电压或负尖峰输出电压，以及，所述第一放电电流用于抑制所述正尖峰输出电压或负尖峰输出电压，以稳定所述输出节点上的所述输出电压。

在一些实施例中，所述第一电压比较器具有用于接收所述第一参考电压的正输入端、用于接收所述第二控制信号的负输入端和用于输出所述第一控制信号的输出端。所述第二电压比较器具有用于接收所述反馈电压的正输入端、用于接收所述第二参考电压的负输入端和用于输出所述第二控制信号的输出端；其中，所述第四晶体管是PMOS晶体管。

在一些实施例中，所述第一电压比较器具有用于接收所述第二控制信号的正输入端、用于接收所述第一参考电压的负输入端和用于输出所述第一控制信号的输出端。所述第二电压比较器具有用于接收所述第二参考电压的正输入端、用于接收所述反馈电压的负输入端和用于输出所述第二控制信号的输出端。其中，所述第四晶体管是PMOS晶体管。

在一些实施例中，所述动态电流吸收器还包括第二反相器、第三电流源、第五晶体管、第二电容、第六晶体管、第五电阻和第七晶体管。第二反相器具有耦接于所述第四节点的输入端和耦接于第七节点的输出端。第三电流源供给第三电流至第八节点。第五晶体管具有耦接于所述第四节点的控制端、耦接于第九节点的第一端和耦接于所述第八节点的第二端。第二电容耦接在所述第九节点和所述接地电压之间。第六晶体管具有耦接于所述第七节点的控制端、耦接于第十节点的第一端和耦接于所述第九节点的第二端。第五电阻耦接在所述第十节点和所述接地电压之间。第七晶体管具有耦接于所述第九节点的控制端、耦接于所述接地电压的第一端和耦接于所述输出节点的第二端。其中，所述第七晶体管用于从所述输出节点选择性地汲取第二放电电流。

在一些实施例中，所述动态电流吸收器还包括第六电阻。第六电阻耦接在所述输出节点和所述第七晶体管的第二端之间。

在一些实施例中，第五晶体管、第六晶体管和第七晶体管为NMOS晶体管。

在一些实施例中，所述第一放电电流和所述第二放电电流在时间轴上具有不同的斜率。

在另一优选的实施例中，本发明直接涉及一种动态电流吸收器，用于稳定低压差线性稳压器LDO的输出节点上的输出电压。该动态电流吸收器包括电流比较器、第一晶体管、第一电流吸收器、第一电容和第二晶体管。电流比较器比较参考电流和来自所述LDO的部分负载电流，以产生第一控制信号。第一晶体管具有用于接收所述第一控制信号的控制端、耦接于供给电压的第一端和耦接于第一节点的第二端。第一电流吸收器从所述第一节点汲取第一电流。第一电容耦接在所述第一节点和接地电压之间。第二晶体管具有耦接于所述第一节点的控制端、耦接于所述接地电压的第一端和耦接于所述输出节点的第二端。其中，所述第二晶体管用于从所述输出节点选择性地汲取第一放电电流。

在一些实施例中，所述动态电流吸收器还包括第一电阻。第一电阻耦接在所述输出节点和所述第二晶体管的第二端之间。

在一些实施例中，第一晶体管为PMOS晶体管，以及，第二晶体管为NMOS晶体管。

在一些实施例中，所述LDO包括电压比较器、第三晶体管、第二电阻和第三电阻。电压比较器比较参考电压和反馈电压，以产生第二控制信号。第三晶体管具有用于接收所述第二控制信号的控制端、耦接于所述供给电压的第一端和耦接于所述输出节点的第二端。第二电阻耦接在所述输出节点和第二节点之间，其中，所述第二节点具有所述反馈电压。第三电阻耦接在所述第二节点和所述接地电压之间。

在一些实施例中，所述第三晶体管用于选择性地供给负载电流至所述输出节点。

在一些实施例中，所述部分负载电流是从所述负载电流的一部分中抽取出来的。

在一些实施例中，所述输出节点还耦接于稳定电容，以及用于驱动外部负载元件。

在一些实施例中，若所述负载电流改变，则所述输出节点上出现正尖峰输出电压或负尖峰输出电压，以及，所述第一放电电流用于抑制所述正尖峰输出电压或负尖峰输出电压，以稳定所述输出节点上的所述输出电压。

在一些实施例中，所述电流比较器耦接在所述第三晶体管的第二端和接地电压之间。电压比较器具有用于接收反馈电压的正输入端、用于接收参考电压的负输入端和用于输出第二控制信号的输出端。第三晶体管为PMOS晶体管。

在一些实施例中，所述电流比较器耦接在所述第三晶体管的第一端和供给电压之间。电压比较器具有用于接收参考电压的正输入端、用于接收反馈电压的负输入端和用于输出第二控制信号的输出端。第三晶体管为NMOS晶体管。

在一些实施例中，所述动态电流吸收器还包括反相器、第四晶体管、第二电流吸收器、第二电容和第五晶体管。反相器具有耦接于所述第一节点的输入端和耦接于第三节点的输出端。第四晶体管具有耦接于所述第三节点的控制端、耦接于所述供给电压的第一端和耦接于第四节点的第二端。第二电流吸收器从所述第四节点汲取第二电流。第二电容耦接在所述第四节点和所述接地电压之间。第五晶体管具有耦接于所述第四节点的控制端、耦接于所述接地电压的第一端和耦接于所述输出节点的第二端。其中，所述第五晶体管用于从所述输出节点选择性地汲取第二放电电流。

在一些实施例中，所述动态电流吸收器还包括第四电阻。第四电阻耦接在所述输出节点和所述第五晶体管的第二端之间。

在一些实施例中，第四晶体管为PMOS晶体管，以及，第五晶体管为NMOS晶体管。

在一些实施例中，所述第一放电电流和所述第二放电电流在时间轴上具有不同的斜率。

本发明提供的动态电流吸收器从低压差线性稳压器(LDO)的输出节点上汲取至少一个放电电流，从而可有效抑制低压差线性稳压器的输出节点上的正尖峰/负尖峰输出电压，稳定低压差线性稳压器的输出电压。

本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。

附图说明

图1A是根据本发明一实施例的动态电流吸收器的示意图；

图1B是根据本发明一实施例的低压差线性稳压器(LDO)的示意图；

图1C是不具有提出的动态电流吸收器的传统低压差线性稳压器(LDO)的信号波形示意图；

图1D是根据本发明一实施例的具有提出的动态电流吸收器的低压差线性稳压器(LDO)的信号波形示意图；

图2A是根据本发明一实施例的动态电流吸收器的示意图；

图2B是根据本发明一实施例的低压差线性稳压器(LDO)的示意图。；

图3A是根据本发明一实施例的动态电流吸收器的示意图；

图3B是根据本发明一实施例的动态电流吸收器的示意图；

图3C是根据本发明一实施例的具有提出的动态电流吸收器的低压差线性稳压器(LDO)的信号波形示意图；

图4A是根据本发明一实施例的动态电流吸收器的示意图；

图4B是根据本发明一实施例的低压差线性稳压器(LDO)的示意图；

图4C是根据本发明一实施例的低压差线性稳压器(LDO)的示意图；

图5A是根据本发明一实施例的动态电流吸收器的示意图；

图5B是不具有提出的动态电流吸收器的传统低压差线性稳压器(LDO)的信号波形示意图；

图5C是根据本发明一实施例的具有提出的动态电流吸收器的低压差线性稳压器(LDO)的信号波形示意图。

具体实施方式

以下描述为本发明实施的较佳实施例。以下实施例仅用来例举阐释本发明的技术特征，并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异来作为区别元件的方式，而是以元件在功能上的差异来作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。

图1A是根据本发明一实施例的动态电流吸收器100的示意图。图1B是根据本发明一实施例的低压差线性稳压器(LDO)180的示意图。请一并参照图1A和图1B。动态电流吸收器100用于稳定低压差线性稳压器(LDO)180的输出节点NOUT上的输出电压VOUT。如图1A所示，动态电流吸收器100包括第一电压比较器(voltage comparator)111、第一晶体管(transistor)M1、第一电流源(current source)121、第一反相器(inverter)131、第二电流源122、与非门(NAND gate)141、第一电容C1、第一电阻R1、第二晶体管M2和第三晶体管M3。第一晶体管M1、第二晶体管M2和第三晶体管M3可以是N型金属氧化物半导体场效应管(N-type Metal Oxide Semiconductor Field Effect Transistor，NMOS)晶体管。第一电压比较器111比较第一参考电压VREF1和来自低压差线性稳压器(LDO)180的第二控制信号SC2，以产生第一控制信号SC1。特别地，第一电压比较器111具有用于接收第一参考电压VREF1的正输入端、用于接收第二控制信号SC2的负输入端和用于输出第一控制信号SC1的输出端。在一些示例中，若正输入端上的电压高于负输入端上的电压，则第一电压比较器111会在输出端上输出高逻辑电平。第一晶体管M1具有用于接收第一控制信号SC1的控制端、耦接于接地电压VSS的第一端和耦接于第一节点N1的第二端。第一电流源121用于供给(supply)第一电流至第一节点N1。第一反相器131具有耦接于第一节点N1的输入端和耦接于第二节点N2的输出端。第二电流源122用于供给第二电流至第三节点N3。与非门141具有耦接于第三节点N3的第一输入端、耦接于第二节点N2的第二输入端和耦接于第四节点N4的输出端。第一电容C1耦接在第四节点N4和第五节点N5之间。第一电阻R1耦接在第五节点N5和接地电压VSS之间。第二晶体管M2具有耦接于第五节点N5的控制端、耦接于接地电压VSS的第一端和耦接于第三节点N3的第二端。第三晶体管M3具有耦接于第五节点N5的控制端、耦接于接地电压VSS的第一端和耦接于低压差线性稳压器(LDO)180的输出节点NOUT的第二端。第三晶体管M3用于从输出节点NOUT选择性地汲取(draw)第一放电电流ID1。在一些实施例中，动态电流吸收器100还可以包括耦接在输出节点NOUT和第三晶体管M3的第二端之间的第二电阻R2，以限制第一放电电流ID1的大小(magnitude)。

如图1B所示，低压差线性稳压器(LDO)180包括第二电压比较器112、第四晶体管M4、第三电阻R3和第四电阻R4。第四晶体管M4是P型金属氧化物半导体场效应管。第二电压比较器112比较第二参考电压VREF2和反馈电压VFB，以产生第二控制信号SC2。特别地，第二电压比较器112具有用于接收反馈电压VFB的正输入端、用于接收第二参考电压VREF2的负输入端和用于输出第二控制信号SC2的输出端。若正输入端上的电压高于负输入端上的电压，则第二电压比较器112将在输出端上输出高逻辑电平。第四晶体管M4具有用于接收第二控制信号SC2的控制端、耦接于供给电压VDD的第一端和耦接于输出节点NOUT的第二端。第三电阻R3耦接在输出节点NOUT和第六节点N6之间。第六节点N6具有反馈电压VFB。第四电阻R4耦接在第六节点N6和接地电压VSS之间。第四晶体管M4用于选择性地供给负载电流IL至输出节点NOUT。低压差线性稳压器(LDO)180的输出节点NOUT还可以耦接至稳定电容(stabilizing capacitor)CS，以及，用于驱动外部负载元件190。若负载电流IL改变(例如，外部负载元件190被消耗不同负载电流的另一个元件替换)，则输出节点NOUT上会出现正尖峰输出电压或负尖峰输出电压。动态电流吸收器100的第一放电电流ID1用于稳定低压差线性稳压器(LDO)180的输出节点NOUT上的输出电压VOUT。

图1C是不具有所提出的动态电流吸收器100的传统低压差线性稳压器(LDO)的信号波形示意图。如图1C所示，传统低压差线性稳压器(LDO)在负载电流的每一个转变边缘(transition edge)上会具有正尖峰/负尖峰的输出电压。负载电流的转变边缘可能由外部负载元件190的改变造成。举例来说，若外部负载元件190被消耗更多或更少电流的另一个器件替换，则将形成负载电流的转变边缘，以及，低压差线性稳压器(LDO)的输出节点上将出现正尖峰/负尖峰输出电压。对于传统的低压差线性稳压器(LDO)，正尖峰/负尖峰输出电压具有相对较大的振幅(amplitude)和相对较长的持续时间(duration)，以及，这导致了更多的输出波动，因此给低压差线性稳压器(LDO)的输出稳定性产生了负面影响。

图1D是根据本发明一实施例的具有提出的动态电流吸收器100的低压差线性稳压器(LDO)180的信号波形示意图。动态电流吸收器100的第一放电电流ID1可用于下拉(pull down)低压差线性稳压器(LDO)180的输出节点NOUT上的正尖峰输出电压。请一并参照图1A至图1D，以理解操作原理。若低压差线性稳压器(LDO)180的输出节点NOUT上的输出电压VOUT变得过高(即出现正尖峰输出电压)，则反馈电压VFB会增大(rise)，且触发(trigger)第二控制信号SC2的低至高(low-to-high)的状态转变。第二控制信号SC2的该状态转变导致后续的一系列反应。第四晶体管M4被禁能(disabled)，以及，第四晶体管M4停止上拉(pull up)输出电压VOUT。第一控制信号SC1具有高至低(high-to-low)的状态转变。第一晶体管M1被禁能。第一节点N1上的电压被第一电流源121上拉至高逻辑电平。第二节点N2上的电压被第一反相器131下拉至低逻辑电平。第四节点N4的电压和第五节点N5上的电压被与非门141上拉至高逻辑电平。第二晶体管M2被使能(enabled)，以及第二晶体管M2有助于稳定第五节点N5上的电压。第三晶体管M3被使能，以从输出节点NOUT汲取第一放电电流ID1，从而下拉输出电压VOUT并消除输出节点NOUT上的正尖峰输出电压。然后，由于第五节点N5(晶体管控制端)上的RC电压衰减，第一放电电流ID1逐渐减小为0。相较于图1C的波形，图1D的低压差线性稳压器(LDO)180的正尖峰/负尖峰输出电压的持续时间和大小均被动态电流吸收器100显著地减少(若正尖峰输出电压被减少，则也可以减少负尖峰输出电压)。因此，所提出的动态电流吸收器100能够有效性地稳定低压差线性稳压器(LDO)180的输出节点NOUT上的输出电压VOUT。

图2A是根据本发明一实施例的动态电流吸收器200的示意图。图2B是根据本发明一实施例的低压差线性稳压器(LDO)280的示意图。动态电流吸收器200用于稳定低压差线性稳压器(LDO)280的输出节点NOUT上的输出电压VOUT。图2A和图2B与图1A和图1B类似。在图2A和图2B的实施例中，第一电压比较器111具有用于接收第二控制信号SC2的正输入端、用于接收第一参考电压VREF1的负输入端和用于输出第一控制信号SC1的输出端。第二电压比较器112具有用于接收第二参考电压VREF2的正输入端、用于接收反馈电压VFB的负输入端和用于输出第二控制信号SC2的输出端。第四晶体管M4是NMOS晶体管。图2A和图2B示出了本发明的替代结构，以及，图2A和图2B与图1D的实施例中所提及的操作原理类似。图2A的动态电流吸收器200和图2B的低压差线性稳压器(LDO)280的其它特征与图1A的动态电流吸收器100和图1B的低压差线性稳压器(LDO)180的这些特征类似。因此，这些实施例能够实现类似的性能水平。为简洁起见，此处对这些实施例的类似之处不再赘述。

图3A是根据本发明一实施例的动态电流吸收器300的示意图。图3A与图1A类似。在图3A的实施例中，第一电压比较器111具有用于接收第一参考电压VREF1的正输入端、用于接收第二控制信号SC2的负输入端和用于输出第一控制信号SC1的输出端。动态电流吸收器300用来改善图1B的低压差线性稳压器(LDO)180。相较于图1A，动态电流吸收器300还可以包括第二反相器132、第三电流源123、第五晶体管M5、第二电容C2、第六晶体管M6、第五电阻R5和第七晶体管M7。第五晶体管M5、第六晶体管M6和第七晶体管M7可以是NMOS晶体管。第二反相器132具有耦接于第四节点N4的输入端和耦接于第七节点N7的输出端。第三电流源123供给第三电流至第八节点N8。第五晶体管M5具有耦接于第四节点N4的控制端、耦接于第九节点N9的第一端和耦接于第八节点N8的第二端。第二电容C2耦接在第九节点N9和接地电压VSS之间。第六晶体管M6具有耦接于第七节点N7的控制端、耦接于第十节点N10的第一端和耦接于第九节点N9的第二端。第五电阻R5耦接在第十节点N10和接地电压VSS之间。第七晶体管M7具有耦接于第九节点N9的控制端、耦接于接地电压VSS的第一端和耦接于低压差线性稳压器(LDO)180的输出节点NOUT的第二端。第七晶体管M7用于从输出节点NOUT选择性地汲取第二放电电流ID2。在一些实施例中，动态电流吸收器300还可以包括耦接在输出节点NOUT和第七晶体管M7的第二端之间的第六电阻R6，以限制第二放电电流ID2的大小。

图3B是根据本发明一实施例的动态电流吸收器350的示意图。图3B与图3A类似。在图3B的实施例中，第一电压比较器111具有用于接收第二控制信号SC2的正输入端、用于接收第一参考电压VREF1的负输入端和用于输出第一控制信号SC1的输出端。图3B示出了本发明的替代结构。动态电流吸收器350用来改善图2B的低压差线性稳压器(LDO)280。

图3C是根据本发明一实施例的具有提出的动态电流吸收器300的低压差线性稳压器(LDO)180的信号波形示意图。动态电流吸收器300的第一放电电流ID1和第二放电电流ID2均能够用于下拉低压差线性稳压器(LDO)180的输出节点NOUT上的正尖峰输出电压。第一放电电流ID1和第二放电电流ID2可在时间轴上(over time axis)具有不同的斜率(slope)。举例来说，第一电阻R1的电阻值可以不同于第五电阻R5的电阻值，以及，第一电容C1的电容值可以不同于第二电容C2的电容值，从而，由于其晶体管控制端上的不同RC常数，使得第一放电电流ID1的波形与第二放电电流ID2的波形不同。第二放电电流ID2可视为用于消除低压差线性稳压器(LDO)180的正脉冲输出电压的辅助电流(auxiliary current)。应当理解的是，具有提出的动态电流吸收器350的低压差线性稳压器(LDO)280的信号波形与图3C的信号波形相同，以及，它们具有类似的操作原理。

图4A是根据本发明一实施例的动态电流吸收器400的示意图。图4B是根据本发明一实施例的低压差线性稳压器(LDO)480的示意图。请一并参照图4A和图4B。动态电流吸收器400用于稳定低压差线性稳压器(LDO)480的输出节点NOUT上的输出电压VOUT。如图4A所示，动态电流吸收器400包括电流比较器(current comparator)411、第一晶体管M11、第一电流吸收器(current sink)421、第一电容C1和第二晶体管M12。第一晶体管M11可以是PMOS晶体管，以及，第二晶体管M12可以是NMOS晶体管。电流比较器411比较参考电流IREF和来自低压差线性稳压器(LDO)480的部分负载电流(partial loading current)ILP，以产生第一控制信号SC1。特别地，电流比较器411具有用于接收参考电流IREF的正输入端、用于接收所述部分负载电流ILP的负输入端和用于输出第一控制信号SC1的输出端。在一些实施例中，若流至正输入端的电流高于流至负输入端的电流，则电流比较器411将在输出节点上输出高逻辑电平。第一晶体管M11具有用于接收第一控制信号SC1的控制端、耦接于供给电压VDD的第一端和耦接于第一节点N1的第二端。第一电流吸收器421从第一节点N1汲取第一电流。第一电容C1耦接在第一节点N1和接地电压VSS之间。第二晶体管M12具有耦接于第一节点N1的控制端、耦接于接地电压VSS的第一端和耦接于低压差线性稳压器(LDO)480的输出节点NOUT的第二端。第二晶体管M12用于从输出节点NOUT选择性地汲取第一放电电流ID1。在一些实施例中，动态电流吸收器400还可以包括耦接在输出节点NOUT和第二晶体管M12的第二端之间的第一电阻R1，以限制第一放电电流ID1的大小。

如图4B所示，低压差线性稳压器(LDO)480包括电压比较器412、第三晶体管M13、第二电阻R2和第三电阻R3。第三晶体管M13可以是PMOS晶体管。电压比较器412比较参考电压VREF和反馈电压VFB，以产生第二控制信号SC2。特别地，电压比较器412具有用于接收反馈电压VFB的正输入端、用于接收参考电压VREF的负输入端和用于输出第二控制信号SC2的输出端。若正输入端上的电压高于负输入端上的电压，则电压比较器412将在输出端上输出高逻辑电平。第三晶体管M13具有用于接收第二控制信号SC2的控制端、耦接于供给电压VDD的第一端和耦接于输出节点NOUT的第二端。第二电阻R2耦接在输出节点NOUT和第二节点N2之间。第二节点N2具有反馈电压VFB。第三电阻R3耦接在第二节点N2和接地电压VSS之间。第三晶体管M13用于选择性地供给负载电流IL至输出节点NOUT。在图4A和图4B的实施例中，电流比较器411耦接在低压差线性稳压器(LDO)480的第三晶体管M13的第二端(漏极，drain)和接地电压VSS之间，以便从低压差线性稳压器(LDO)480中抽取(extract)所述部分负载电流ILP。所述部分负载电流ILP是从负载电流IL的一部分中抽出来的。举例来说，部分负载电流ILP可以是负载电流IL的1％或2％。低压差线性稳压器(LDO)480的输出节点NOUT还可以耦接于稳定电容CS，以及，用于驱动外部负载元件490。若负载电流IL改变(例如，外部负载元件490被消耗不同负载电流的另一个元件替换)，输出节点NOUT上会出现正尖峰输出电压或负尖峰输出电压。动态电流吸收器400的第一放电电流ID1用于稳定低压差线性稳压器(LDO)480的输出节点NOUT上的输出电压VOUT。

图4C是根据本发明一实施例的低压差线性稳压器(LDO)482的示意图。图4C与图4B类似。在图4C的示意图中，电压比较器412具有用于接收参考信号VREF的正输入端、用于接收反馈电压VFB的负输入端和用于输出第二控制信号SC2的输出端。第三晶体管M13是NMOS晶体管。图4C示出了本发明的替代结构。在替代实施例中，图4A的动态电流吸收器用于稳定低压差线性稳压器(LDO)482的输出节点NOUT上的输出电压VOUT。在图4A和图4C的实施例中，电流比较器411耦接在供给电压VDD和低压差线性稳压器(LDO)482的第三晶体管M13的第一端(漏极)之间，以便从低压差线性稳压器(LDO)482抽取所述部分负载电流ILP。

图5A是根据本发明一实施例的动态电流吸收器500的示意图。图5A与图4A类似。动态电流吸收器500用于稳定低压差线性稳压器(LDO)480(或482)的输出节点NOUT上的输出电压VOUT。当动态电流吸收器500用于低压差线性稳压器(LDO)480时，电流比较器411耦接在低压差线性稳压器(LDO)480的第三晶体管M13的第二端(漏极)和接地电压VSS之间，以便从低压差线性稳压器(LDO)480抽取所述部分负载电流ILP。当动态电流吸收器500用于低压差线性稳压器(LDO)482时，电流比较器411耦接在供给电压VDD和低压差线性稳压器(LDO)482的第三晶体管M13的第一端(漏极)之间，以便从低压差线性稳压器(LDO)482抽取部分负载电流ILP。在图5A的实施例中，动态电流吸收器500还可以包括反相器431、第四晶体管M14、第二电流吸收器422、第二电容C2和第五晶体管M15。第四晶体管M14可以是PMOS晶体管，以及，第五晶体管M15可以是NMOS晶体管。反相器431具有耦接于第一节点N1的输入端和耦接于第三节点N3的输出端。第四晶体管M14具有耦接于第三节点N3的控制端、耦接于供给电压VDD的第一端和耦接于第四节点N4的第二端。第二电流吸收器422从第四节点N4汲取第二电流。第二电容C2耦接在第四节点N4和接地电压VSS之间。第五晶体管M15具有耦接于第四节点N4的控制端、耦接于接地电压VSS的第一端和耦接于低压差线性稳压器(LDO)480(或482)的输出节点的第二端。第五晶体管M15用于从输出节点NOUT选择性地汲取第二放电电流ID2。在一些实施例中，动态电流吸收器500还可以包括耦接在输出节点NOUT和第五晶体管M15的第二端之间的第四电阻R4，以限制第二放电电流ID2的大小。

图5B是不具有提出的动态电流吸收器500的传统低压差线性稳压器(LDO)的信号波形示意图。如图5B所示，传统低压差线性稳压器(LDO)的输出节点在负载电流的每一个转变边缘上均具有正尖峰/负尖峰输出电压。负载电流的转变边缘可能由外部负载元件490的改变造成。举例来说，若外部负载元件490被消耗更多或更少电流的另一个器件替换，则将形成负载电流的转变边缘，以及，低压差线性稳压器(LDO)的输出节点上将出现正尖峰/负尖峰输出电压。对于传统的低压差线性稳压器(LDO)，正尖峰/负尖峰输出电压具有相对较大的振幅和相对较长的持续时间，以及，这导致了更多的输出波动，从而给低压差线性稳定度的输出稳定性产生了负面影响。

图5C是根据本发明一实施例的具有提出的动态电流吸收器500的低压差线性稳压器(LDO)480的信号波形示意图。动态电流吸收器500的第一放电电流ID1和第二放电电流ID2可用于下拉低压差线性稳压器(LDO)480的输出节点NOUT上的正尖峰输出电压。为理解操作原理，请一并参照图4A、图4B以及图5A至图5C。在低压差线性稳压器(LDO)480的输出节点NOUT上出现正尖峰输出电压之前，动态电流吸收器500从输出节点NOUT持续汲取第一放电电流ID1和第二放电电流ID2。若输出节点NOUT上的输出电压VOUT变得过高(即出现正尖峰输出电压)，反馈电压VFB会增大，并触发第二控制信号SC2的低至高的状态转变。第三晶体管M13被禁能，以及，第三晶体管M13停止上拉输出电压VOUT。第二控制信号SC2的状态转变导致后续的一系列反应。部分负载电流IPL变得小于参考电流IREF。第一控制信号SC1具有低至高的状态转变。第一晶体管M11被禁能。第一节点N1上的电压被第一电流源421逐渐下拉至低逻辑电平。第二晶体管M12被逐渐关闭。第一放电电流ID1逐渐减小为0。然后，第三节点N3上的电压被反相器431上拉至高逻辑电平。第四晶体管M14被禁能。第四节点N4上的电压被第二电流源422逐渐下拉至低逻辑电平。第五晶体管M15被逐渐关闭。第二放电电流ID2逐渐减小为0。图5A示出了本发明的替代结构。低压差线性稳压器(LDO)480的正尖峰输出电压预先被动态电流吸收器500的第一放电电流ID1和第二放电电流ID2消除。当实际上(actually)出现正尖峰输出电压时，动态电流吸收器500逐渐停止从低压差线性稳压器(LDO)480的输出节点NOUT汲取第一放电电流ID1和第二放电电流ID2。相较于图5B的信号波形，图5C的低压差线性稳压器(LDO)480的正尖峰/负尖峰输出电压的持续时间和大小均被动态电流吸收器500显著地减小(若正尖峰输出电压被减小，负尖峰输出电压也将被减小)。因此，提出的动态电流吸收器500能够有效地稳定低压差线性稳压器(LDO)480的输出节点NOUT上的输出电压VOUT。应当理解的是，具有提出的动态电流吸收器500的低压差线性稳压器(LDO)482的信号波形与图5C的信号波形相同，以及，它们具有类似的操作原理。第一放电电流ID1和第二放电电流ID2可在时间轴上具有不同的斜率。举例来说，第一电容C1的电容值可以不同于第二电容C2的电容值，从而，由于其晶体管控制端上不同的RC常数而使得第一放电电流ID1的波形与第二放电电流ID2的波形不同。第二放电电流ID2可视为用于消除低压差线性稳压器(LDO)480(或482)的正尖峰输出电压的辅助电流。在替代实施例中，仅使用第一放电电流ID1和第二放电电流ID2中的其中一个，本发明仍可以以类似的方式工作。

本发明提出了一种新颖的动态电流吸收器，以稳定低压差线性稳压器(LDO)的输出节点上的输出电压。通过形成负反馈侦测机制和从低压差线性稳压器(LDO)的输出节点上汲取至少一个放电电流，可以有效抑制低压差线性稳压器(LDO)的输出节点上的正尖峰/负尖峰输出电压。低压差线性稳压器(LDO)的输出电压接近常数。本发明能够增强低压差线性稳压器(LDO)的输出稳定度，以及，它适用于各种集成电路设计中的应用。

上述电压、电流和其它参数仅为一种示例说明，而不是对本发明的限制。本领域技术人员可以根据不同的需求调整这些设置。应当理解的是，提出的动态电流吸收器和低压差线性稳压器(LDO)并不限于图1A至图5C的结构。本发明可以仅包括图1A至图5C的任意一个或多个实施例中的任意一个或多个特征。换言之，并不是附图中的所有特征均应当在本发明提出的动态电流吸收器和低压差线性稳压器(LDO)中实施。

在不脱离本发明的精神以及范围内，本发明可以其它特定格式呈现。所描述的实施例在所有方面仅用于说明的目的而并非用于限制本发明。本发明的保护范围当视所附的权利要求所界定者为准。本领域技术人员皆在不脱离本发明之精神以及范围内做些许更动与润饰。