本发明涉及一种电源装置，尤其涉及一种电源转换装置及其同步整流控制器。
背景技术
电源转换装置为现代电子装置中不可或缺的元件。在以脉宽调变(pulsewidthmodulation，pwm)控制为基础的电源转换装置中，电源转换装置的二次侧通常具有整流二极管。由于整流二极管于导通状态下的功率消耗较大，因此可采用导通电阻较低的同步整流晶体管来取代整流二极管。在这样的架构下，尚需要一同步整流控制器来控制二次侧的同步整流晶体管的启闭。
另外，同步整流晶体管的漏极端与其本体(body)端之间具有寄生二极管，当电源转换装置的的一次侧所储存的能量转移至二次侧时，同步整流晶体管中的寄生二极管会先被导通，接着同步整流控制器才会将同步整流晶体管导通，致使寄生二极管被截止。类似地，寄生二极管于导通状态下的功率消耗相较于同步整流晶体管于导通状态下的功率消耗大的多。因此，如何对同步整流晶体管进行适当地控制，以降低电源转换的功率损失，实为此技术领域者所关注的重点之一。
技术实现要素：
有鉴于此，本发明提供一种电源转换装置及其同步整流控制器，此同步整流控制器可根据同步整流晶体管的漏极电压而对应地控制同步整流晶体管，以提升电源转换装置的转换效率。
本发明的同步整流控制器用以驱动同步整流晶体管。同步整流控制器包括第一控制电路、第二控制电路、上拉电路以及下拉电路。第一控制电路耦接同步整流晶体管的漏极端以接收漏极电压，且根据漏极电压与第一电压产生上拉控制信号及第一下拉信号。第二控制电路耦接同步整流晶体管的漏极端以接收漏极电压，且耦接第一控制电路以接收第一下拉信号。第二控制电路将漏极电压与第二电压进行比较以产生第二下拉信号，且于第一下拉信号与第二下拉信号择一以作为下拉控制信号。上拉电路耦接在电源端与同步整流晶体管的栅极端之间，且耦接第一控制电路以接收上拉控制信号。下拉电路耦接在接地端与同步整流晶体管的栅极端之间，且耦接第二控制电路以接收下拉控制信号。上拉电路及下拉电路分别反应于上拉控制信号及下拉控制信号而调整同步整流晶体管的栅极端的驱动电压。
在本发明的一实施例中，当漏极电压大于第二电压时，第二控制电路输出第二下拉信号以作为下拉控制信号，且下拉电路反应于下拉控制信号而关断同步整流晶体管。
在本发明的一实施例中，当漏极电压小于第二电压时，第二控制电路输出第一下拉信号以作为下拉控制信号，且上拉电路及下拉电路分别反应于上拉控制信号及下拉控制信号而导通同步整流晶体管。
本发明的电源转换装置包括变压器、同步整流晶体管以及上述的同步整流控制器。变压器具有一次侧与二次侧，其中一次侧的第一端用以接收输入电压，而二次侧的第一端则用以提供输出电压给负载。同步整流晶体管的漏极端耦接二次侧的第二端。同步整流晶体管的源极端耦接接地端。同步整流晶体管的栅极端接收驱动电压。
基于上述，本发明实施例所提出的电源转换装置及其同步整流控制器可根据同步整流晶体管的漏极电压而对应地控制同步整流晶体管的启闭，以提升电源转换装置的转换效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
下面的附图是本发明的说明书的一部分，示出了本发明的示例实施例，附图与说明书的描述一起说明本发明的原理。
图1是依照本发明一实施例所示出的同步整流控制器的电路方块示意图。
图2是依照本发明一实施例所示出的电源转换装置的电路示意图。
图3是依照本发明一实施例所示出的多工电路的电路示意图。
图4是图2中的同步整流控制器与同步整流晶体管的信号时序示意图。
图5是依照本发明另一实施例所示出的电源转换装置的电路示意图。
图6是依照本发明一实施例所示出的多工电路的电路示意图。
图7是图5中的同步整流控制器与同步整流晶体管的信号时序示意图。
图8是依照本发明又一实施例所示出的电源转换装置的电路示意图。
附图标记说明
100、100’、800：同步整流控制器
110、110’：第一控制电路
120：第二控制电路
111、121、831：比较器
112、122：多工电路
180：上拉电路
190：下拉电路
20、50、80：电源转换装置
210：脉宽调变信号产生器
310、610：传输闸
320、620：p型晶体管
830：第三控制电路
co：电容
dr：寄生二极管
gnd：接地端
gnd1：第一接地端
gnd2：第二接地端
isec：电流
lg1：第一下拉信号
lg2：第二下拉信号
lg2b：第二下拉信号的反相信号
lgc：下拉控制信号
mp：功率开关
msr：同步整流晶体管
np：一次侧
ns：二次侧
op：运算放大器
rl：负载
spwm：脉宽调变信号
t：变压器
t0、t1、t1’、t2、t3、t11、t20、t21、t21’、t22、t23、t31：时间点
ug1：第一上拉信号
ug2：第二上拉信号
ug2b：第二上拉信号的反相信号
ugc：上拉控制信号
v1：第一电压
v2：第二电压
v3：第三电压
vd：漏极电压
vdd：电源端
vf：负电压值
vg：驱动电压
vin：输入电压
vout：输出电压
具体实施方式
为了使本发明的内容可以被更容易明了，以下特举实施例做为本发明确实能够据以实施的范例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤，代表相同或类似部件。
以下请参照图1，图1是依照本发明一实施例所示出的同步整流控制器100的电路方块示意图。同步整流控制器100可应用在电源转换装置(未示出)的二次侧，以驱动二次侧的同步整流晶体管msr，其中上述的电源转换装置的架构可以是返驰式(flyback)、推挽式(push-pull)、顺向式(forward)、半桥式(half-bridge)、全桥式(full-bridge)或是其他类型的架构，本发明并不限制电源转换装置的架构。
详细来说，同步整流控制器100耦接同步整流晶体管msr的漏极端以接收漏极电压vd，且耦接同步整流晶体管msr的栅极端以控制同步整流晶体管msr的启闭。另外，同步整流晶体管msr的源极端与本体端耦接至接地端gnd，其中同步整流晶体管msr的漏极端与本体端之间具有寄生二极管dr。在本发明的一实施例中，同步整流晶体管msr可为n型金氧半场效晶体管，但本发明并不以此为限，端视实际应用或设计需求而定。
同步整流控制器100可包括第一控制电路110、第二控制电路120、上拉电路180以及下拉电路190，但本发明并不以此为限。第一控制电路110耦接同步整流晶体管msr的漏极端以接收漏极电压vd，且根据漏极电压vd与第一电压v1产生上拉控制信号ugc及第一下拉信号lg1，其中上拉控制信号ugc与第一下拉信号lg1可为差动对信号(differentialpairofsignals)。第二控制电路120耦接同步整流晶体管msr的漏极端以接收漏极电压vd，且耦接第一控制电路110以接收第一下拉信号lg1。第二控制电路120将漏极电压vd与第二电压v2进行比较以产生第二下拉信号lg2，且于第一下拉信号lg1与第二下拉信号lg2择一以作为下拉控制信号lgc。在本发明的一实施例中，第一电压v1及第二电压v2可为负直流电压，且第一电压v1小于第二电压v2，但本发明并不以此为限。
上拉电路180耦接在电源端vdd与同步整流晶体管msr的栅极端之间，且耦接第一控制电路110以接收上拉控制信号ugc。下拉电路190耦接在接地端gnd与同步整流晶体管msr的栅极端之间，且耦接第二控制电路120以接收下拉控制信号lgc。上拉电路180及下拉电路190可分别反应于上拉控制信号ugc及下拉控制信号lgc而调整同步整流晶体管msr的栅极端的驱动电压vg，并据以控制同步整流晶体管msr的启闭。
在本发明的一实施例中，当漏极电压vd小于第二电压v2时，第二控制电路120输出第一下拉信号lg1以作为下拉控制信号lgc，且上拉电路180及下拉电路190分别反应于上拉控制信号ugc及下拉控制信号lgc(此时为第一下拉信号lg1)而导通同步整流晶体管msr。更进一步来说，第一控制电路110可将漏极电压vd与第一电压v1之间的差异电压进行放大以产生上拉控制信号ugc及第一下拉信号lg1。此外，当漏极电压vd上升至第一电压v1时(此时仍小于第二电压v2)，上拉电路180及下拉电路190可分别反应于上拉控制信号ugc及下拉控制信号lgc(此时为第一下拉信号lg1)而调整驱动电压vg，以维持漏极电压vd于第一电压v1。
在本发明的一实施例中，当漏极电压vd上升至大于第二电压v2时，第二控制电路120输出第二下拉信号lg2以作为下拉控制信号lgc，且下拉电路190反应于下拉控制信号lgc(此时为第二下拉信号lg2)而关断同步整流晶体管msr。
以下将针对同步整流控制器的应用进行更详细的说明。为了方便说明，以下将以电源转换装置为返驰式架构为范例进行说明，而电源转换装置为其他架构则可依此类推。请参照图2，图2是依照本发明一实施例所示出的电源转换装置20的电路示意图。电源转换装置20包括变压器t、同步整流晶体管msr、同步整流控制器100、功率开关mp以及脉宽调变信号产生器210，但本发明不限于此。变压器t包括一次侧np与二次侧ns。一次侧np的第一端(例如同名端(common-polarityterminal)，即打点处)用以接收输入电压vin，而二次侧ns的第一端(例如异名端(opposite-polarityterminal)，即未打点处)则用以提供输出电压vout给负载rl(例如电子装置)，但不限于此。
功率开关mp的第一端耦接一次侧np的第二端(例如异名端)，功率开关mp的第二端耦接第二接地端gnd2，而功率开关mp的控制端耦接脉宽调变信号产生器210以接收脉宽调变信号spwm。脉宽调变信号产生器210可根据负载rl的状态(或是电源供应需求)而产生并调整脉宽调变信号spwm。
同步整流晶体管msr的漏极端耦接二次侧ns的第二端(例如同名端)，同步整流晶体管msr的源极端与本体端耦接第一接地端gnd1，其中，同步整流晶体管msr的漏极端与本体端之间具有寄生二极管dr。同步整流控制器100耦接同步整流晶体管msr的漏极端以接收漏极电压vd。同步整流控制器100可根据漏极电压vd的电压位准对应地产生驱动电压vg，以控制同步整流晶体管msr的启闭。
同步整流控制器100包括第一控制电路110、第二控制电路120、上拉电路180以及下拉电路190，其可参酌上述图1的同步整流控制器100的相关说明，故在此不再赘述。在本发明的一实施例中，第一控制电路110可包括运算放大器op，但本发明并不以此为限。运算放大器op的反相输入端接收漏极电压vd，运算放大器op的非反相输入端接收第一电压v1，且运算放大器op将漏极电压vd与第一电压v1之间的差异电压进行放大以产生上拉控制信号ugc及第一下拉信号lg1。
在本发明的一实施例中，第二控制电路120可包括比较器121以及多工电路122。比较器121接收漏极电压vd以及第二电压v2，且对漏极电压vd与第二电压v2进行比较以产生第二下拉信号lg2。多工电路122接收第一下拉信号lg1，且耦接比较器121以接收第二下拉信号lg2。当第二下拉信号lg2表示漏极电压vd大于第二电压v2时，多工电路122输出第二下拉信号lg2以作为下拉控制信号lgc，否则多工电路122输出第一下拉信号lg1以作为下拉控制信号lgc。
在本发明的一实施例中，如图3所示，多工电路122可包括传输闸310以及p型晶体管320，但本发明并不以此为限。传输闸310的输入端接收第一下拉信号lg1。传输闸310的非反相控制端接收第二下拉信号lg2的反相信号lg2b。传输闸310的反相控制端接收第二下拉信号lg2。p型晶体管320的第一端耦接电源端vdd。p型晶体管320的控制端与传输闸310的非反相控制端相耦接以接收第二下拉信号lg2的反相信号lg2b。p型晶体管320的第二端耦接传输闸310的输出端以提供下拉控制信号lgc。在本发明的其他实施例中，多工电路122也可采用已知的多工器或其他类型的多工器来实现，端视实际应用或设计需求而定。
以下请合并参照图2～图4，图4是图2中的同步整流控制器100与同步整流晶体管msr的信号时序示意图。在图4所示的时间点t0时，功率开关mp被导通，输入电压vin提供电力至变压器t的一次侧np的线圈以进行储能。而同步整流晶体管msr的漏极电压vd的电压位准则为k×vin，其中k为电压器t的二次侧ns与一次侧np的线圈比，此时同步整流晶体管msr的寄生二极管dr为逆向偏压而为关断状态。由于漏极电压vd的电压位准大于第二电压v2，故比较器121可产生例如逻辑高位准的第二下拉信号lg2，而第二下拉信号lg2的反相信号lg2b则为逻辑低位准，致使多工电路122中的传输闸310为关断状态，且多工电路122中的p型晶体管320为导通状态，使得多工电路122所输出的下拉控制信号lgc为电源端vdd的电压位准(即逻辑高位准)。如此一来，下拉电路190基于逻辑高位准的下拉控制信号lgc而为导通状态，致使驱动电压vg为第一接地端gnd1的电压位准(即逻辑低位准)而使同步整流晶体管msr保持在关断状态。
在时间点t1时，功率开关mp反应于脉宽调变信号产生器210所产生的脉宽调变信号spwm而截止。基于冷次定律(lenz'slaw)，变压器t的一次侧np所储存的能量将转移至变压器t的二次侧ns。于此同时，同步整流晶体管msr的寄生二极管dr处于顺向偏压而导通。由于同步整流晶体管msr的本体端耦接第一接地端gnd1，因此同步整流晶体管msr的漏极端的电压位准(即漏极电压vd)将由k×vin下降至负电压值vf。
由于漏极电压vd(为负电压值vf)小于第二电压v2，故比较器121可产生例如逻辑低位准的第二下拉信号lg2，而第二下拉信号lg2的反相信号lg2b则为逻辑高位准，致使多工电路122中的传输闸310被导通，且多工电路122中的p型晶体管320被关断。另一方面，运算放大器op可将漏极电压vd与第一电压v1之间的差异电压进行放大以产生上拉控制信号ugc及第一下拉信号lg1。由于传输闸310被导通，故传输闸310可将第一下拉信号lg1输出以作为下拉控制信号lgc。此时上拉电路180及下拉电路190可分别反应于上拉控制信号ugc及下拉控制信号lgc(此时为第一下拉信号lg1)而将驱动电压vg由逻辑低位准逐渐向上拉升，并在时间点t1’时达到逻辑高位准。在驱动电压vg由逻辑低位准逐渐向上拉升的过程当中，一旦驱动电压vg上升至同步整流晶体管msr的临界电压值时，同步整流晶体管msr可被导通。随着同步整流晶体管msr被导通，其寄生二极管dr则被关断，基于同步整流晶体管msr于导通状态下的功率消耗相较于其寄生二极管dr于导通状态下的功率消耗小的多，故可降低电源转换的功率损失。
随着转移至变压器t二次侧ns的能量经由导通的同步整流晶体管msr而持续地对电容co进行充电，二次侧ns的电流isec将会逐渐降低，使得漏极电压vd的电压位准由负电压值vf逐渐地向上拉升。当漏极电压vd的电压位准到达第一电压v1时，如时间t2所示，第一控制电路110中的运算放大器op将开始调节上拉控制信号ugc及第一下拉信号lg1的电压位准，致使上拉电路180及下拉电路190分别反应于上拉控制信号ugc及下拉控制信号lgc(此时为第一下拉信号lg1)而调整(降低)驱动电压vg的电压位准，以维持漏极电压vd的电压位准于第一电压v1。
由于二次侧ns的电流isec仍将持续下降，最终将导致漏极电压vd的电压位准无法被维持于第一电压v1并上升至大于第二电压v2，如时间点t3所示。此时，变压器t所储存的能量已经完全传送至电容co，故二次侧ns的电流isec降至零，比较器121可反应于漏极电压vd的电压位准大于第二电压v2而产生例如逻辑高位准的第二下拉信号lg2，以关断传输闸310并导通p型晶体管320，致使下拉控制信号lgc为电源端vdd的电压位准(即逻辑高位准)。如此一来，下拉电路190基于逻辑高位准的下拉控制信号lgc而为被导通，致使驱动电压vg为第一接地端gnd1的电压位准(即逻辑低位准)而快速地将同步整流晶体管msr关断。同步整流晶体管msr将维持在关断状况，直到下一次进行能量转换而致使漏极电压vd再次下降至负电压值vf为止，例如时间点t11所示。
总的来说，在漏极电压vd小于第二电压v2的情况下，同步整流晶体管msr是受控于第一控制电路110而为导通状态。相对地，在漏极电压vd的电压位准大于第二电压v2的情况下，同步整流晶体管msr则是受控于第二控制电路120而为关断状态。
以下请参照图5，图5是依照本发明另一实施例所示出的电源转换装置50的电路示意图。电源转换装置50同样包括变压器t、同步整流晶体管msr、同步整流控制器100’、功率开关mp以及脉宽调变信号产生器210，但本发明不限于此。图5的变压器t、同步整流晶体管msr、功率开关mp以及脉宽调变信号产生器210分别类似于图2的变压器t、同步整流晶体管msr、功率开关mp以及脉宽调变信号产生器210，故其实施方式可参酌上述的相关说明，在此不再赘述。同步整流控制器100’可包括第一控制电路110’、第二控制电路120、上拉电路180以及下拉电路190，其中图5的第二控制电路120、上拉电路180以及下拉电路190分别类似于图2的第二控制电路120、上拉电路180以及下拉电路190，故其实施方式可参酌上述的相关说明，在此不再赘述。以下将针对第一控制电路110’进行说明。
在本实施例中，第一控制电路110’可将漏极电压vd与第一电压v1之间的差异电压进行放大以产生第一上拉信号ug1及第一下拉信号lg1，其中第一上拉信号ug1与第一下拉信号lg1可为差动对信号。除此之外，第一控制电路110’还可将漏极电压vd与第三电压v3进行比较以产生第二上拉信号ug2。在本发明的一实施例中，第一电压v1、第二电压v2及第三电压v3可为负直流电压，第三电压v3低于第一电压v1，且第一电压v1低于第二电压v2。
当漏极电压vd小于第三电压v3时，第一控制电路110’输出第二上拉信号ug2以作为上拉控制信号ugc，且上拉电路180可反应于上拉控制信号ugc(此时为第二上拉信号ug2)而快速地导通同步整流晶体管msr。相对地，当漏极电压vd大于第三电压v3时，第一控制电路110’则输出第一上拉信号ug1以作为上拉控制信号ugc。此外，当漏极电压vd上升至第一电压v1时(此时仍低于第二电压v2)，上拉电路180及下拉电路190可分别反应于上拉控制信号ugc(此时为第一上拉信号ug1)及下拉控制信号lgc(此时为第一下拉信号lg1)而调整驱动电压vg，以维持漏极电压vd于第一电压v1。关于第一控制电路110’的运作，稍后会进行详细说明。
第一控制电路110’可包括运算放大器op、比较器111以及多工电路112，但不限于此。运算放大器op的反相输入端接收漏极电压vd。运算放大器op的非反相输入端接收第一电压v1。运算放大器op可将漏极电压vd与第一电压v1之间的差异电压进行放大以产生第一上拉信号ug1及第一下拉信号lg1。比较器111接收漏极电压vd以及第三电压v3，且对漏极电压vd与第三电压v3进行比较以产生第二上拉信号ug2。多工电路112耦接运算放大器op以接收第一上拉信号ug1，且耦接比较器111以接收第二上拉信号ug2。当第二上拉信号ug2表示漏极电压vd小于第三电压v3时，多工电路112输出第二上拉信号ug2以作为上拉控制信号ugc，否则多工电路112输出第一上拉信号ug1以作为上拉控制信号ugc。
在本发明的一实施例中，如图6所示，多工电路112可包括传输闸610以及p型晶体管620，但本发明并不以此为限。传输闸610的输入端接收第一上拉信号ug1。传输闸610的非反相控制端接收第二上拉信号ug2的反相信号ug2b。传输闸610的反相控制端接收第二上拉信号ug2。p型晶体管620的第一端耦接电源端vdd。p型晶体管620的控制端与传输闸610的非反相控制端相耦接以接收第二上拉信号ug2的反相信号ug2b。p型晶体管620的第二端耦接传输闸610的输出端以提供上拉控制信号ugc。在本发明的其他实施例中，多工电路112也可采用已知的多工器或其他类型的多工器来实现，端视实际应用或设计需求而定。
以下请同时参照图3、图5～图7，图7是图5中的同步整流控制器100’与同步整流晶体管msr的信号时序示意图，其中图5的电源转换装置50于图7所示时间点t20的运作类似于图2的电源转换装置20于图4所示时间点t0的运作，故可参酌上述图4的相关说明，在此不再赘述。
在时间点t21时，功率开关mp反应于脉宽调变信号产生器210所产生的脉宽调变信号spwm而截止。基于冷次定律，变压器t的一次侧np所储存的能量将转移至变压器t的二次侧ns。于此同时，同步整流晶体管msr的寄生二极管dr处于顺向偏压而导通。由于同步整流晶体管msr的本体端耦接第一接地端gnd1，因此同步整流晶体管msr的漏极端的电压位准(即漏极电压vd)将由k×vin下降至负电压值vf。
由于漏极电压vd(为负电压值vf)小于第二电压v2，故比较器121可产生例如逻辑低位准的第二下拉信号lg2，而第二下拉信号lg2的反相信号lg2b则为逻辑高位准，致使多工电路122中的传输闸310被导通，且多工电路122中的p型晶体管320被关断。另一方面，运算放大器op可将漏极电压vd与第一电压v1之间的差异电压进行放大以产生第一上拉信号ug1及第一下拉信号lg1。由于传输闸310被导通，故传输闸310可将第一下拉信号lg1输出以作为下拉控制信号lgc，致使下拉电路190受控于第一下拉信号lg1而调整驱动电压vg。此外，由于漏极电压vd(为负电压值vf)小于第三电压v3，故比较器111可产生例如逻辑高位准的第二上拉信号ug2，而第二上拉信号ug2的反相信号ug2b则为逻辑低位准，致使多工电路112中的传输闸610被关断，且多工电路112中的p型晶体管620被导通，从而导致多工电路112所输出的上拉控制信号ugc为电源端vdd的电压位准(即逻辑高位准)。如此一来，上拉电路180基于逻辑高位准的上拉控制信号ugc而被导通，致使驱动电压vg为电源端vdd的电压位准(即逻辑高位准)而使同步整流晶体管msr快速地被导通，且寄生二极管dr快速地被关断。因此，相较于图2的第一控制电路110将驱动电压vg逐渐地拉升至逻辑高位准的驱动方式(如图4的驱动电压vg自时间点t1至时间点t1’的波形所示)，本实施例的第一控制电路110’可加快驱动电压vg拉升至逻辑高位准的速度，以缩短寄生二极管dr的导通时间，故电源转换装置50具有更佳的转换效率。
随着转移至变压器t的二次侧ns的能量经由导通的同步整流晶体管msr而持续地对电容co进行充电，二次侧ns的电流isec将会逐渐降低，使得漏极电压vd的电压位准由负电压值vf向上拉升。当漏极电压vd的电压位准上升至大于第三电压v3时，如时间点t21’所示，比较器111可产生例如逻辑低位准的第二上拉信号ug2，而第二上拉信号ug2的反相信号ug2b则为逻辑高位准，致使多工电路112中的传输闸610被导通，且多工电路112中的p型晶体管620被关断。由于传输闸610被导通，故传输闸610可将第一上拉信号ug1输出以作为上拉控制信号ugc。此外，由于传输闸310也是导通状态，故传输闸310可将第一下拉信号lg1输出以作为下拉控制信号lgc。如此一来，上拉电路180及下拉电路190分别反应于上拉控制信号ugc(此时为第一上拉信号ug1)及下拉控制信号lgc(此时为第一下拉信号lg1)而控制驱动电压vg的电压位准。
另外，图5的电源转换装置50于图7所示时间点t22、t23及t31的运作，分别类似于图2的电源转换装置20于图4所示时间点t2、t3及t11的运作，故可参酌上述图2～图4的相关说明，在此不再赘述。
总的来说，在漏极电压vd小于第三电压v3的情况下，同步整流晶体管msr受控于第一控制电路110’中的比较器111而被快速导通。在漏极电压vd大于第三电压v3且小于第二电压v2的情况下，同步整流晶体管msr是受控于第一控制电路110’中的运算放大器op。在漏极电压vd的电压位准大于第二电压v2的情况下，同步整流晶体管msr则是受控于第二控制电路120中的比较器121而被关断。
以下请参照图8，图8是依照本发明又一实施例所示出的电源转换装置80的电路示意图。电源转换装置80同样包括变压器t、同步整流晶体管msr、同步整流控制器800、功率开关mp以及脉宽调变信号产生器210，但本发明不限于此。图8的变压器t、同步整流晶体管msr、功率开关mp以及脉宽调变信号产生器210分别类似于图2的变压器t、同步整流晶体管msr、功率开关mp以及脉宽调变信号产生器210，故其实施方式可参酌上述的相关说明，在此不再赘述。同步整流控制器800可包括第一控制电路110、第二控制电路120、第三控制电路830、上拉电路180以及下拉电路190，其中图8的第一控制电路110、第二控制电路120、上拉电路180以及下拉电路190分别类似于图2的第一控制电路110、第二控制电路120、上拉电路180以及下拉电路190，故其实施方式可参酌上述的相关说明，在此不再赘述。以下将针对第三控制电路830的实施方式进行说明。
第三控制电路830耦接同步整流晶体管msr的漏极端以接收漏极电压vd，且将漏极电压vd与第三电压v3进行比较。在本发明的一实施例中，第一电压v1、第二电压v2及第三电压v3可为负直流电压，第三电压v3低于第一电压v1，且第一电压v1低于第二电压v2。当漏极电压vd小于第三电压v3时，第三控制电路830可直接产生驱动电压vg以快速地导通同步整流晶体管msr。关于第三控制电路830的运作，稍后会进行详细说明。
在本发明的一实施例中，第三控制电路830可包括比较器831，但不限于此。比较器831具有第一输入端、第二输入端及输出端。比较器831的第一输入端耦接同步整流晶体管msr的漏极端以接收漏极电压vd。比较器831的第二输入端耦接第三电压v3。比较器831的输出端输出驱动电压vg。
本实施例的同步整流控制器800及同步整流晶体管msr的信号时序类似于图7所示出的信号时序，故以下请合并参照图7及图8，其中电源转换装置80于图7所示时间点t20的运作类似于图2的电源转换装置20于图4所示时间点t0的运作，故可参酌上述图4的相关说明，在此不再赘述。
在时间点t21时，功率开关mp反应于脉宽调变信号产生器210所产生的脉宽调变信号spwm而截止。基于冷次定律，变压器t一次侧np所储存的能量将转移至变压器t的二次侧ns。于此同时，同步整流晶体管msr的寄生二极管dr处于顺向偏压而导通。由于同步整流晶体管msr的本体端耦接第一接地端gnd1，因此同步整流晶体管msr的漏极端的电压位准(即漏极电压vd)将由k×vin下降至负电压值vf。此时图8的第一控制电路110及第二控制电路120的运作分别类似于图2的第一控制电路110及第二控制电路120的运作，故可酌照上述的相关说明，在此不再赘述。值得一提的是，由于漏极电压vd(为负电压值vf)小于第三电压v3，故第三控制电路830中的比较器831可产生例如逻辑高位准的驱动电压vg，以快速地导通同步整流晶体管msr并关断寄生二极管dr。因此，相较于图2的第一控制电路110将驱动电压vg逐渐地拉升至逻辑高位准的驱动方式(如图4的驱动电压vg自时间点t1至时间点t1’的波形所示)，本实施例的第三控制电路830可加快驱动电压vg拉升至逻辑高位准的速度，以缩短寄生二极管dr的导通时间，故电源转换装置80具有更佳的转换效率。
随着转移至变压器t二次侧ns的能量经由导通的同步整流晶体管msr而持续地对电容co进行充电，二次侧ns的电流isec将会逐渐降低，使得漏极电压vd的电压位准由负电压值vf向上拉升。当漏极电压vd的电压位准上升至大于第三电压v3时，如时间点t21’所示，此时第三控制电路830将停止提供驱动电压vg，也即第三控制电路830的输出端为高阻抗状态，而同步整流晶体管msr将由第一控制电路110来进行控制，也即上拉电路180及下拉电路190将分别反应于上拉控制信号ugc及下拉控制信号lgc(此时为第一下拉信号lg1)而控制驱动电压vg的电压位准。另外，图8的电源转换装置80于图7所示时间点t22、t23及t31的运作，分别类似于图2的电源转换装置20于图4所示时间点t2、t3及t11的运作，故可参酌上述图4的相关说明，在此不再赘述。
总的来说，在漏极电压vd小于第三电压v3的情况下，同步整流晶体管msr受控于第三控制电路830中的比较器831而被快速导通。在漏极电压vd大于第三电压v3且小于第二电压v2的情况下，同步整流晶体管msr是受控于第一控制电路110的运算放大器op。而在漏极电压vd的电压位准大于第二电压v2的情况下，同步整流晶体管msr则是受控于第二控制电路120的比较器121而被关断。
综上所述，本发明实施例所提出的电源转换装置及其同步整流控制器可根据同步整流晶体管的漏极电压而对应地控制同步整流晶体管的启闭，以提升电源转换装置的转换效率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。