本发明涉及光伏发电技术领域，具体涉及一种光伏发电系统的控制电路和方法。
背景技术：
随着化石能源的枯竭及其对环境造成的危害日趋严重，太阳能作为一种清洁能源得以迅猛发展，并网逆变器的应用变得更为广泛，其稳定性和高效性也越来越受到关注。
如图1所示，目前市场上光伏逆变器的主控单元一般采用单个数字信号处理(Digital Signal Processing，DSP)芯片来完成所有控制算法，这种逆变器软件控制很难做到开关、控制频率和控制算法代码量的双向扩展，保持现有的开关频率，很难减小逆变电感值、增强逆变器控制系统带宽和系统稳定性，另一方面，控制周期的饱和也很难进一步增加控制算法，如各次谐波单独控制和各次频率的补偿算法，即使增加副DSP芯片构成双处理器也收效甚微。
技术实现要素：
为了解决上述技术问题，本发明提供了一种光伏发电系统的控制电路和方法，能够实现开关、控制频率和控制算法代码量的双向扩展。
为了达到本发明目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供了一种光伏发电系统的控制电路，包括第一处理器和第二处理器，其中：
第一处理器，用于生成分频信号，将分频信号输出至第二处理器；接收第二处理器的采样数据及电压环控制计算结果，根据采样数据和电压环控制计算结果实现电流环控制算法的计算，根据电流环控制计算结果生成光伏发电系统的控制信号；
第二处理器，用于接收到分频信号，触发产生采样数据；基于第一频率将采样数据输出至第一处理器；基于第二频率及采样数据实现电压环控制算法的计算，将电压环控制计算结果输出至第一处理器，且第一频率大于第二频率。
进一步地，所述第一处理器为现场可编程门阵列FPGA处理器。
进一步地，所述第二处理器为数字信号处理DSP处理器、进阶精简指令集机器ARM处理器或单片机。
进一步地，所述第一处理器包括系统时钟单元、控制算法单元和数据交互单元，所述第二处理器包括采样单元和中断单元，其中：
系统时钟单元，用于生成分频信号，将分频信号输出至采样单元；
采样单元，用于接收系统时钟单元输出的分频信号，触发产生采样数据；基于第一频率将采样数据输出至控制算法单元，基于第二频率将采样数据输出至中断单元，且第一频率大于第二频率；
控制算法单元，用于接收采样数据，读取数据交互单元的电压环控制计算结果，根据采样数据和电压环控制计算结果实现电流环控制算法的计算，根据电流环控制计算结果生成光伏发电系统的控制信号；
中断单元，用于接收采样数据，根据采样数据实现电压环控制算法的计算，将电压环控制计算结果输出至数据交互单元；
数据交互单元，用于存储电压环控制计算结果。
进一步地，所述第二处理器还包括外部时钟单元，其中：
外部时钟单元，用于生成时钟脉冲信号，并通过输入输出IO接口将生成的时钟脉冲信号输出至所述系统时钟单元。
进一步地，所述控制算法单元还用于，将所述电流环控制计算结果存储至所述数据交互单元；
所述中断单元还用于，通过外部存储器连接接口读取所述数据交互单元的电流环控制计算结果；
所述数据交互单元还用于，存储所述电流环控制计算结果。
进一步地，所述系统时钟单元还用于，生成脉冲宽度调制PWM载波信号，并将PWM载波信号输出至控制算法单元；
所述控制算法单元的根据电流环控制计算结果生成光伏发电系统的控制信号，具体包括：
根据所述电流环控制计算结果对PWM载波信号进行调制，生成所述光伏发电系统的控制信号。
进一步地，所述采样单元通过外部存储器连接接口，将所述采样数据输出至所述控制算法单元；
所述中断单元通过外部存储器连接接口，将所述电压环控制计算结果输出至所述数据交互单元。
进一步地，所述光伏发电系统包括依次连接的光伏阵列、直流升压单元、三相逆变单元、LC滤波单元；
所述光伏发电系统的控制信号包括用于控制直流升压单元的直流控制脉冲信号和用于控制三相逆变单元的逆变控制脉冲信号。
进一步地，所述电压环控制算法包括：所述光伏阵列的最大功率点追踪算法、所述三相逆变单元的额定输入电压调节算法与所述直流升压单元的直流电压调节算法。
进一步地，所述电流环控制算法包括：所述直流升压单元的直流电流调节算法、所述三相逆变单元的D轴矢量电流调节算法与所述三相逆变单元的Q轴矢量电流调节算法。
本发明实施例还提供了一种光伏发电系统的控制方法，包括：
第一处理器生成分频信号，并将分频信号输出至第二处理器；
第二处理器接收到分频信号，触发产生采样数据，基于第一频率将采样数据输出至第一处理器；基于第二频率并根据采样数据实现电压环控制算法的计算，并将电压环控制计算结果输出至第一处理器，且第一频率大于第二频率；
第一处理器接收采样数据及电压环控制计算结果，根据采样数据和电压环控制计算结果实现电流环控制算法的计算，根据电流环控制计算结果生成光伏发电系统的控制信号。
本发明的技术方案，具有如下有益效果：
本发明提供的光伏发电系统的控制电路和方法，通过由第一处理器共用第二处理器的采样数据以及在第一处理器中实现电流环算法的计算，实现了开关、控制频率和控制算法代码量的双向扩展，增强了逆变器的控制系统带宽和系统稳定性。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为传统单核处理器光伏逆变器软件控制结构示意图；
图2为本发明第一实施例的一种光伏发电系统的控制电路示意图；
图3为本发明第二实施例的一种光伏发电系统的控制电路示意图；
图4为本发明实施例的一种光伏发电系统的控制方法的流程示意图；
图5为本发明优选实施例的一种DSP+FPGA双核处理器光伏逆变器软件控制框图；
图6为本发明优选实施例的一种DSP+FPGA双核处理器光伏逆变器软件架构示意图；
图7为本发明优选实施例的一种DSP+FPGA双核处理器光伏逆变器软件时序图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
如图2所示，根据本发明的一种光伏发电系统的控制电路，包括第一处理器201和第二处理器202，其中：
第一处理器201，用于生成分频信号，将分频信号输出至第二处理器202；接收第二处理器202的采样数据及电压环控制计算结果，根据采样数据和电压环控制计算结果实现电流环控制算法的计算，根据电流环控制计算结果生成光伏发电系统的控制信号；
第二处理器202，用于接收到分频信号，触发产生采样数据；基于第一频率将采样数据输出至第一处理器201；基于第二频率及采样数据实现电压环控制算法的计算，将电压环控制计算结果输出至第一处理器201，且第一频率大于第二频率。
需要说明的是，本发明所述的光伏发电系统可以为光伏并网发电系统，也可以为光伏独立式发电系统；本发明所述的采样数据包括光伏阵列电压采样值、光伏阵列电流采样值、直流母线上下电容的电压采样值、三相市电相电压的采样值、三相市电线电流的采样值、直流母线电压采样值等。本发明的第一处理器201和第二处理器202共用第二处理器202的AD采样模块，省去为第一处理器201配置高额成本的AD采样芯片，大大地降低了控制电路的成本。
进一步地，所述第一处理器201可以为现场可编程门阵列(Field Programmable Gate Array，FPGA)处理器或未来可能出现的比FPGA功能更强大的处理器，本发明对此不做限制。
进一步地，所述第二处理器202可以为DSP处理器、进阶精简指令集机器(Advanced RISC Machine，ARM)处理器或单片机等。
进一步地，如图3所示，第一处理器201包括系统时钟单元2011、控制算法单元2012和数据交互单元2013；第二处理器202包括采样单元2021和中断单元2022，其中：
系统时钟单元2011，用于生成分频信号，将分频信号输出至采样单元2021；
采样单元2021，用于接收系统时钟单元2011输出的分频信号，触发产生采样数据；基于第一频率将采样数据输出至控制算法单元2012，基于第二频率将采样数据输出至中断单元2022，且第一频率大于第二频率；
控制算法单元2012，用于接收采样数据，读取数据交互单元2013的电压环控制计算结果，根据采样数据和电压环控制计算结果实现电流环控制算法的计算，根据电流环控制计算结果生成光伏发电系统的控制信号；
中断单元2022，用于接收采样数据，根据采样数据实现电压环控制算法的计算，将电压环控制计算结果输出至数据交互单元2013；
数据交互单元2013，用于存储电压环控制计算结果。
进一步地，第二处理器202还包括外部时钟单元，其中：
外部时钟单元，用于生成时钟脉冲信号，并通过输入输出IO接口将生成的时钟脉冲信号输出至系统时钟单元2011。
进一步地，控制算法单元2012还用于，将电流环控制计算结果存储至数据交互单元2013；
中断单元2022还用于，通过外部存储器连接接口(External Memory Interface，EMIF)读取数据交互单元2013的电流环控制计算结果；
数据交互单元2013还用于，存储电流环控制计算结果。
进一步地，系统时钟单元2011还用于，生成脉冲宽度调制(Pulse Width Modulation，PWM)载波信号，并将PWM载波信号输出至控制算法单元2012；
控制算法单元2012的根据电流环控制计算结果生成光伏发电系统的控制信号，具体包括：
根据所述电流环控制计算结果对PWM载波信号进行调制，生成光伏发电系统的控制信号。
进一步地，采样单元2021通过EMIF接口，将采样数据输出至控制算法单元2012；
中断单元2022通过EMIF接口，将电压环控制计算结果输出至数据交互单元2013。
进一步地，光伏发电系统包括依次连接的光伏阵列、直流升压单元、三相逆变单元、LC滤波单元；
光伏发电系统的控制信号包括控制直流升压单元的直流控制脉冲信号和控制三相逆变单元的逆变控制脉冲信号。
进一步地，电压环控制算法包括：光伏阵列的最大功率点追踪算法、三相逆变单元的额定输入电压调节算法与直流升压单元的直流电压调节算法。
进一步地，电流环控制算法包括：直流升压单元的直流电流调节算法、三相逆变单元的D轴矢量电流调节算法与三相逆变单元的Q轴矢量电流调节算法。
需要说明的是，本发明采用DSP+FPGA构建光伏发电系统的软件控制架构，利用FPGA快速并行的数据处理优势完成电网锁相环、逆变电流环控制、直流升压(Boost)电流环控制和PWM调制计算各单元的运算，从而实现开关、控制频率的高频处理，进而提高逆变电流环、Boost电流环的控制带宽，降低逆变电感感值，FPGA并行数据处理机制可以完成各次谐波单独控制和补偿。同时电网锁相环、电流环、PWM调制运算程序从DSP中剥离出来，也会给DSP控制周期带来更大的空间，增加更多的控制算法。
如图4所示，本发明实施例还提供了一种光伏发电系统的控制方法，包括如下步骤：
步骤401：第一处理器生成分频信号，并将分频信号输出至第二处理器；
步骤402：第二处理器接收到分频信号，触发产生采样数据，基于第一频率将采样数据输出至第一处理器；基于第二频率并根据采样数据实现电压环控制算法的计算，并将电压环控制计算结果输出至第一处理器，且第一频率大于第二频率；
步骤403：第一处理器接收采样数据及电压环控制计算结果，根据采样数据和电压环控制计算结果实现电流环控制算法的计算，根据电流环控制计算结果生成光伏发电系统的控制信号。
需要说明的是，本发明所述的光伏发电系统可以为光伏并网发电系统，也可以为光伏独立式发电系统；本发明所述的采样数据包括光伏阵列电压采样值、光伏阵列电流采样值、直流母线上下电容的电压采样值、三相市电相电压的采样值、三相市电线电流的采样值、直流母线电压采样值等。
进一步地，所述第一处理器201可以为FPGA处理器或未来可能出现的比FPGA功能更强大的处理器，本发明对此不做限制。
进一步地，所述第二处理器202可以为DSP处理器、ARM处理器或单片机等。
进一步地，所述方法之前还包括：
第二处理器生成时钟脉冲信号，并通过IO接口将生成的时钟脉冲信号输出至第一处理器。
进一步地，所述根据电流环控制计算结果生成光伏发电系统的控制信号，包括：
第一处理器生成PWM载波信号；
第一处理器根据电流环控制计算结果对PWM载波信号进行调制，生成光伏发电系统的控制信号。
进一步地，第二处理器通过EMIF接口，将采样数据输出至第一处理器；
第二处理器通过EMIF接口，将电压环控制计算结果输出至第一处理器。
进一步地，光伏发电系统包括依次连接的光伏阵列、直流升压单元、三相逆变单元、LC滤波单元；
光伏发电系统的控制信号包括控制直流升压单元的直流控制脉冲信号和控制三相逆变单元的逆变控制脉冲信号。
进一步地，电压环控制算法包括：光伏阵列的最大功率点追踪算法、三相逆变单元的额定输入电压调节算法与直流升压单元的直流电压调节算法。
进一步地，电流环控制算法包括：直流升压单元的直流电流调节算法、三相逆变单元的D轴矢量电流调节算法与三相逆变单元的Q轴矢量电流调节算法。
本发明实施例还提供了几个优选的实施例对本发明进行进一步解释，但是值得注意的是，该优选实施例只是为了更好的描述本发明，并不构成对本发明不当的限定。下面的各个实施例可以独立存在，且不同实施例中的技术特点可以组合在一个实施例中联合使用。
本优选实施例采用DSP+FPGA构建光伏逆变器软件控制架构，利用FPGA快速并行的数据处理优势完成电网锁相环、逆变电流环控制、Boost电流环控制和PWM调制计算各单元的运算，从而实现开关、控制频率的高频处理，进而提高逆变电流环、Boost电流环的控制带宽，降低逆变电感感值，FPGA并行数据处理机制可以完成各次谐波单独控制和补偿。同时电网锁相环、电流环、PWM调制运算程序从DSP中剥离出来，也会给DSP控制周期带来更大的空间，增加更多的控制算法。
在本优选实施例中的逆变器软件控制架构中，DSP芯片负责模数(Analog Digital，AD)采样、直接内存存取(Direct Memory Access，DMA)数据搬运、外部存储器连接接口(EMIF)通信、逆变电压环控制、Boost电压环控制、最大功率点追踪(Maximum Power Point Tracking,MPPT)等；FPGA芯片负责同步时间基准信号生成、EMIF通信数据处理、电网锁相环、逆变电流环、Boost电流环、PWM载波生成调制等。
本优选实施例中DSP和FPGA通信采用EMIF通信方式，DSP采用片选信号、读信号、写信号、8位地址线和16位数据线实现150MHz并行通信，分为传送AD采样、指令和读取FPGA监控三组数据实现和FPGA的数据传输。
本优选实施例出于成本的考虑，FPGA和DSP芯片共用DSP的AD采样模块，省去为FPGA配置高额成本的AD采样芯片。
本优选实施例包括一种基于双路DMA(直接内存存取)的AD采样数据传输给FPGA的方法，DMA一路搬运AD采样数据到外部存储地址，通过EMIF快速传递给FPGA，FPGA接收数据后锁存到本地RAM，另一路DMA搬运AD采样数据到DSP本地RAM，同时触发DMA中断(DSP逆变器控制主中断)进行和FPGA的指令、监控数据的传输，以及DSP自己的算法部分，主要包括逆变控制电压环、Boost控制电压环等。
本优选实施例包括一种DSP和FPGA算法时序同步方法，FPGA时间基准单元生成PWM调制载波，同时通过IO口发出相同频率脉冲信号，进而触发DSP的模数转换(Analog-to-Digital Convert，ADC)采样，ADC采样完成触发DMA通过EMIF发送AD采样数据传回FPGA进行电网锁相环、电流环的控制算法，从而实现AD数据传输、控制算法和PWM载波信号的同步。
图1为传统单核处理器光伏逆变器软件控制结构图，图5为本优选实施例的DSP+FPGA双核处理器光伏逆变器软件控制框图，其中，各模块说明如下：
101为光伏阵列(photovoltaic array，PV array)，将太阳光能转化为电能的装置；102为直流斩波升压环节(升压开关电源)Boost，用于直流升压；103为三相功率器件(多为IGBT)逆变桥，用于将直流电压逆变为三相交流电压；104为LC滤波电路，有时也用LCL等其它形式拓扑，用于PWM脉冲型电压滤波和电流环控制等；105为市电或其它电网；106为直流PWM(脉冲宽度调制)，驱动Boost工作的脉冲信号，用于控制PV的电压；107为用于直流PWM占空比调节的比例积分(PI)调节器；108为用于直流电压的调节的PI调节器；109为最大功率点追踪MPPT，用于追踪PV的最大功率点；110为锁相环，用于锁定电网相位(市电相位同步)，提供用于DQ矢量控制的DQ轴电压；111为Clark变换(三相静止坐标系向两相静止坐标系的变换)和Park变换(两相静止坐标系向两相旋转坐标系的变换)，用于将并网三相电流采样交流值变换为DQ两相直流值；112为状态空间脉冲宽度调制单元(SVPWM)，用于生成逆变控制脉冲驱动三相逆变桥；113为Ipark(Park反变换，即两相旋转坐标系向两相静止坐标系的变换)，用于将DQ轴控制电压变换为两相静止坐标系下的电压，提供为SVPWM环节；114为用于D轴矢量电流的调节的PI调节器；115为用于BUS电压的调节和稳定的PI调节器；116为用于Q轴矢量电流的调节的PI调节器。
符号说明如下：Vpvref为PV电压参考值；Vpv为PV电压采样值；Ipv为PV电流采样值；Vd1、Vd2分别为直流母线(BUS)上下电容的电压采样值；Lg、Rg分别为市电到逆变器设备之间线路等效电感、电阻值，即为本专利要辨识的阻抗；Van、Vbn、Vcn分别为三相市电相电压的采样值；Ia、Ib、Ic分别为三相市电线电流的采样值；Vd、Vq分别为锁相环环节运算出的DQ矢量电压；Idref、Iqref分别为DQ矢量电流的给定参考值；Iqcomp为完成阻抗辨识后，校正功率因数需要补偿的无功电流值，未进行功率因数校正时，该值为零；Id、Iq分别为Clark、Park变换运算出的DQ电流值；Vbusref为BUS电压控制参考值；Vbus为BUS电压采样值。
对比图1与图5可知，DSP+FPGA双核方案将电网锁相环、坐标变换、电流环PI控制器、PWM调制模块从DSP中剥离，转移到FPGA中实现快速并行运行。详细的各功能单元模块划分参见图5。
图6为本优选实施例的DSP+FPGA双核处理器光伏逆变器软件架构，参见图6，DSP外部时钟引脚输出一路150MHz的时钟脉冲连接到FPGA的系统时钟单元，FPGA由IO口引入进行倍频处理，作为FPGA的主系统时钟，该主系统时钟分频生成80kHzPWM载波，同时该分频频率即为电网锁相环、逆变电流环、Boost电流环的控制频率。并再由该分频频率通过FPGA的IO口发出，进而触发DSP的ADC采样，ADC采样完成触发一路80kHz DMA通过EMIF发送80kHz AD采样数据传回FPGA控制算法单元(FPGA控制算法单元完成电网锁相环、坐标编号、逆变电流环控制、Boost电流环控制和PWM调制计算各单元的运算)。传送数据完成后，触发另一路20kHzDMA搬运AD采样数据到DSP本地RAM，并发送中断20kHzDMA响应，即为DSP主中断，并在其中通过20kHz EMIF完成指令、监控数据读写以及DSP划分算法部分(DSP划分算法部分包括逆变电压环控制、Boost电压环控制、最大功率点追踪的运算)。FPGA接收20kHz EMIF数据后进行锁存处理，并以并行机制在FPGA控制算法的开始时刻进行数据同步。此外，两路DMA的优先级应设置为DMA1>DMA2。
图7为本优选实施例的DSP+FPGA双核处理器光伏逆变器软件时序图，参见图7，DSP和FPGA数据交互有80k和20k两组，因此有两个时序：80k时序中，FPGA发80k同步信号触发DSP AD采样，2us时刻ADC完成采样，DMA1搬运AD采样数据，3.6us时刻完成EMIF AD数据传输，FPGA进行其控制算法。20k时序中，在80k时序完成ADC完成采样后DMA2搬运AD采样数据到本地RAM，4.3us时刻触发DMA2中断，即刻开始指令数据写入，5.67us后完成，7.85us后完成读取FPGA数据。
以上所提到的80kHz、20kHz频率和2us、3.6us时序时刻仅为实验调试结果，变更数字也在本发明专利的保护之中。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现，相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。