一种模块化多电平换流器半全桥子模块的缓冲电路的制作方法

本发明属于igbt缓冲电路研究领域，更具体地，涉及一种模块化多电平换流器半全桥子模块的缓冲电路。

背景技术

模块化多电平换流器(modularmultilevelconverter，mmc)具有模块化结构易于封装扩展、开关器件应力小和输出电压谐波低等优点，已在实际工程中得到应用，如美国的transbay工程、中国的舟山五端柔性直流输电工程。

按照子模块拓扑结构不同，模块化多电平换流器一般分为半桥型、全桥型和箝位双型三种类型。半全桥子模块(semi-fullbridgesub-module，sfb-sm)是一种箝位双型子模块，它由7个igbt反并联二极管构成，具有+2uc、+uc、0和-uc四种电平输出能力。相比于能主动阻断直流故障电流的全桥子模块，sfb-sm减少了电力电子器件数量。同时，由于sfb-sm两个电容同时充放电，因此两个电容电压始终保持均衡。

由于主电路寄生电感的存在，使得绝缘栅双极型晶体管(siliconinsulatedgatebipolartransistor，siigbt)关断过程会产生很大的关断电压尖峰，过高的关断电压尖峰会损坏igbt，同时可能导致igbt误导通，因此igbt实际应用电路中需要设置缓冲电路抑制关断电压尖峰。目前，半桥子模块的缓冲电路设计方法主要有：

1)每个开关器件旁并联一组电阻电容二极管(resistancecapacitancediode，rcd)缓冲电路。如图1(a)所示，igbt关断过程中两端电压升高使得二极管导通向电容充电，从而抑制igbt关断电压尖峰，降低igbt关断损耗。该方法设计简单可靠，但使用了大量的rcd缓冲电路，使得缓冲电路结构较为复杂。

2)在电容两端并联一组rcd缓冲电路。如图1(b)所示，由于半桥子模块两个igbt开关信号互补，一个开关管关断的过程，另一个开关管必定导通，因此半桥子模块缓冲电路可以得到简化。

综上所述，由于半全桥子模块含有大量的igbt，因此传统的缓冲电路设计方法较为复杂，成本较高。因此，亟需一种简化的半全桥子模块的rcd缓冲电路。

技术实现要素：

针对现有技术的缺陷，本发明的目的在于解决现有技术半全桥子模块需要大量的igbt导致的设计复杂、成本较高的技术问题。

为实现上述目的，本发明提供了一种模块化多电平换流器半全桥子模块的缓冲电路，所述半全桥子模块包括左半桥模块、右半桥模块和连接电路；其中，所述左半桥模块包括：第一开关管t1和第二开关管t2串联后，与第一电容c1并联于连接点p1和连接点n1；所述右半桥模块包括：第三开关管t3和第四开关管t4串联后，与第二电容c2并联于连接点p2和连接点n2；连接电路包括第五开关管t5、第六开关管t6和第七开关管t7，第六开关管t6跨接在左右半桥模块的连接点p1和连接点p2之间，第七开关管t7跨接在左右半桥模块的连接点n1和连接点n2之间，第五开关管t5连接在第六开关管t6和第七开关管t7之间，

还包含三组rcd缓冲电路，每组rcd缓冲电路包括：一个电阻和一个二极管并联后，与一个电容串联，所述二极管负极连接所述电容正极，所述的二极管正极记为连接点a，所述电容负极记为连接点b；

第一组rcd缓冲电路连接点a与半全桥子模块连接点p1相连，连接点b与半全桥子模块连接点n1相连；

第二组rcd缓冲电路连接点a与半全桥子模块连接点p2相连，连接点b与半全桥子模块连接点n2相连；

第三组rcd缓冲电路连接点a与半全桥子模块连接点p1相连，连接点b与半全桥子模块连接点n2相连。

具体地，t1～t7中每个开关管由1个igbt反并联1个二极管构成。

具体地，半全桥子模块具体的连接方式为：

所述第一开关管t1的发射极和第二开关管t2的集电极连接；所述第一开关管t1的集电极、第六开关管t6的发射极及第一电容c1的正极连接；所述第二开关管t2的发射极、第五开关管t5的发射极、第七开关管t7的集电极及第一电容c1的负极连接；所述第五开关管t5的集电极、第六开关管t6的集电极、第三开关管t3的集电极及第二电容c2的正极连接；所述第七开关管t7的发射极、第四开关管t4的发射极及第二电容c2的负极连接；所述第三开关管t3的发射极和第四开关管t4的集电极连接。

具体地，所述左半桥模块还包括第八开关管m1，其与第一电容c1串联于连接点p1和连接点n1；所述右半桥模块还包括第九开关管m2，其与第一电容c2串联于连接点p2和连接点n2。

具体地，t1～t7中每个开关管由1个igbt反并联1个二极管构成。

具体地，半全桥子模块具体的连接方式为：

所述第一开关管t1的发射极和第二开关管t2的集电极连接；所述第一开关管t1的集电极、第六开关管t6的发射极及第八开关管m1的源极连接；所述第八开关管m1的漏极和第一电容c1的正极连接；所述第二开关管t2的发射极、第五开关管t5的发射极、第七开关管t7的集电极及第一电容c1的负极连接；所述第五开关管t5的集电极、第六开关管t6的集电极、第三开关管t3的集电极及第九开关管m2的源极连接；所述第九开关管m2的漏极和第二电容c2的正极连接；所述第七开关管t7的发射极、第四开关管t4的发射极及第二电容c2的负极连接；所述第三开关管t3的发射极和第四开关管t4的集电极连接。

具体地，m1～m2中每个开关管由1个sicmosfet反并联1个二极管构成。

具体地，所述rcd缓冲电路中电容c的计算公式为：

其中，ip为igbt集电极电流峰值，uc为所述rcd缓冲电路中电容的额定工作电压，tf为所述rcd缓冲电路中电容两端电压上升时间；

所述rcd缓冲电路中电阻r的计算公式为：

3rc=ton(min)(2)

其中，ton(min)为最小igbt导通时间，c为所述rcd缓冲电路中电容大小；

所述rcd缓冲电路中二极管最小耐压值选取igbt的额定电压值。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：

(1)与现有技术相比，本发明提出3组rcd缓冲电路的缓冲结构，通过第一组rcd缓冲电路抑制左半桥模块的igbt关断电压尖峰，通过第二组rcd缓冲电路抑制右半桥模块的igbt关断电压尖峰，通过第三组rcd缓冲电路抑制连接电路的igbt关断电压尖峰，简化了半全桥子模块的缓冲电路，在降级缓冲电路成本的同时，能较好地抑制igbt关断电压。

(2)与现有技术相比，本发明提出rcd缓冲电路的参数设计，根据放电电阻消耗的能量为电容充电的能量设计电容，将电容c上的电荷释放到所充电荷的5％以下设计电阻，二极管最小耐压值选取为主回路中igbt的额定电压值设计二极管，合适的rcd参数能降低系统成本，并保证igbt关断过电压不过冲。

附图说明

图1(a)为现有技术中半桥子模块的缓冲电路1结构示意图；

图1(b)为现有技术中半桥子模块的缓冲电路2结构示意图。

图2为本发明实施例提供的模块化多电平换流器mmc拓扑结构示意图。

图3为本发明实施例提供的半全桥子模块拓扑结构示意图。

图4为本发明实施例提供的半全桥子模块缓冲电路拓扑结构示意图。

图5为本发明实施例提供的半全桥子模块输出电平为+2uc和+uc，电流方向为正时的仿真结果图；

图6为本发明实施例提供的半全桥子模块输出电平为+2uc和+uc，电流方向为负时的仿真结果图；

图7为本发明实施例提供的半全桥子模块输出电平为+uc和0，电流方向为正时的仿真结果图；

图8为本发明实施例提供的半全桥子模块输出电平为+uc和0，电流方向为负时的仿真结果图；

图9为本发明实施例提供的半全桥子模块输出电平为+2uc和0，电流方向为正时的仿真结果图；

图10为本发明实施例提供的半全桥子模块输出电平为+2uc和0，电流方向为负时的仿真结果图；

图11为本发明实施例提供的半全桥子模块输出电平为-uc和0，电流方向为正时的仿真结果图；

图12为本发明实施例提供的半全桥子模块输出电平为-uc和0，电流方向为负时的仿真结果图；

其中，图5-图12中，(a)为输出电压波形；(b)为输出电流波形；(c)为不包含缓冲电路的开关管两端电压波形；(d)为包含缓冲电路的开关管两端电压波形。

图13为本发明实施例提供的电容开关型半全桥子模块缓冲电路拓扑结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明以模块化多电平换流器mmc半全桥子模块为例叙述简化缓冲电路设计方案。图2为本发明实施例提供的模块化多电平换流器mmc拓扑结构示意图。如图2所示，包含a、b、c三相，每相包含上、下两个桥臂，每个桥臂由n个半全桥子模块级联，串接一个桥臂电感构成。

图3为本发明实施例提供的半全桥子模块拓扑结构示意图。如图3所示，半全桥子模块包括左半桥模块、右半桥模块和连接电路；其中，

所述左半桥模块包括：第一开关管t1和第二开关管t2串联后，与第一电容c1并联；所述右半桥模块包括：第三开关管t3和第四开关管t4串联后，与第二电容c2并联；连接电路包括第五开关管t5、第六开关管t6和第七开关管t7，第六开关管t6、第七开关管t7分别跨接在左右半桥模块之间，第五开关管t5连接在第六开关管t6和第七开关管t7之间；t1～t7中每个开关管由1个igbt反并联1个二极管构成。

图4为本发明实施例提供的半全桥子模块缓冲电路拓扑结构示意图。如图4所示，为了简化缓冲电路，本发明采用了半全桥子模块和三组rcd缓冲电路。

半全桥子模块具体的连接方式为：所述第一开关管t1的发射极和第二开关管t2的集电极连接，其连接点记为连接点p；所述第一开关管t1的集电极、第六开关管t6的发射极及第一电容c1的正极连接，其连接点记为连接点p1；所述第二开关管t2的发射极、第五开关管t5的发射极、第七开关管t7的集电极及第一电容c1的负极连接，其连接点记为连接点n1；所述第五开关管t5的集电极、第六开关管t6的集电极、第三开关管t3的集电极及第二电容c2的正极连接，其连接点记为连接点p2；所述第七开关管t7的发射极、第四开关管t4的发射极及第二电容c2的负极连接，其连接点记为连接点n2；所述第三开关管t3的发射极和第四开关管t4的集电极连接，其连接点记为连接点n。

rcd缓冲电路由一个电阻、一个二极管和一个电容构成。所述rcd缓冲电路连接方式为电阻并联一个二极管，二极管负极连接电容正极。优选地，所述的二极管正极记为连接点a，所述的电容负极记为连接点b。

rcd缓冲电路工作原理为：当开关管关断时，两端电压上升，使得并联的二极管导通。电容充电限制了igbt两端电压上升的速度，削减电压尖峰。同时，由于削减了电压尖峰，减小了上升电压和下降电流的重叠，从而降低了igbt关断损耗。同理，由于电容放电使得igbt快速开通，电流上升速率增加，开通时间缩短，减小了电压和电流的重叠，减小了开通损耗。

三组rcd缓冲电路具体的连接方式为：所述第一组rcd缓冲电路连接点a与半全桥子模块连接点p1相连，连接点b与半全桥子模块连接点n1相连；所述第二组rcd缓冲电路连接点a与半全桥子模块连接点p2相连，连接点b与半全桥子模块连接点n2相连；所述第三组rcd缓冲电路连接点a与半全桥子模块连接点p1相连，连接点b与半全桥子模块连接点n2相连。

简化缓冲电路的工作原理为：通过所述第一组rcd缓冲电路抑制左半桥模块的igbt关断电压尖峰，通过所述第二组rcd缓冲电路抑制右半桥模块的igbt关断电压尖峰，通过所述第三组rcd缓冲电路抑制连接电路的igbt关断电压尖峰。

rcd缓冲电路参数设计步骤为：

1)电容参数设计

由于电容的大小与电阻上消耗的能量成正比，同时影响缓冲电路的效果。因此，假定流过电容的电流为峰值电流的一半，则有：

式中，ip为集电极电流峰值，uc为电容额定工作电压，tf为电容两端电压上升时间。

缓冲电路中吸收电容的最小耐压值应为主回路中igbt的额定电压值，耐压值选取过小会给主回路的安全带来隐患。同时，缓冲电路的吸收电容需要选择无感电容。

2)电阻参数设计

缓冲电路要求在每次igbt关断之前，电容必须将电荷完全释放。因此，电阻r的选取必须保证在igbt开通后，将电容上的电荷释放到所充电荷的5％以下，即：

3rc=ton(min)(2)

式中，ton(min)为最小导通时间，c为电容大小。

3)二极管参数设计

缓冲回路所使用的二极管选用快恢复二极管mur860，额定电压600v。

本实施例中，集电极电流峰值ip为12a，电容电压额定值uc为100v，电容两端电压上升时间tf为3μs，通过公式(1)计算得0.09μf，取电容c为0.1μf，实际电容器件的额定电压取值为电容额定工作电压的两倍，即200v。本实施例中，最小导通时间ton(min)为20μs，电容c为0.1μf，通过公式(2)计算可得电阻r为66.7ω，取电阻r为60ω。

通过pspice仿真软件验证了该半全桥子模块缓冲电路的可行性。仿真参数如表1所示。仿真结果如图5～图12所示，以图4所示电流方向为正方向。

表1

图5为本发明实施例提供的半全桥子模块输出电平为+2uc和+uc，电流方向为正时的仿真结果图，此时取各个线路上寄生电感为2μh。其中，图5(a)为输出电压波形。如图5(a)所示，0～50μs内，开关管t1、t4、t6、t7导通，输出一倍额定工作电压100v；50～53μs内，开关管t5开通，t6、t7关断；53～100μs内，开关管t1、t4、t5导通，输出两倍额定工作电压200v；100～103μs内，开关管t6、t7开通，t5关断；103～150μs内，开关管t1、t4、t6、t7导通，输出一倍额定工作电压100v。图5(b)为输出电流波形。输出电流大于0。图5(c)为不包含缓冲电路的开关管t5、t6、t7两端电压波形，图5(d)为包含缓冲电路的开关管t5、t6、t7两端电压波形。结果表明，不包含缓冲电路时t5管关断电压尖峰为141.3v，包含缓冲电路时的t5管关断电压尖峰为101.1v，关断电压尖峰得到了很好的抑制。t6、t7管的关断电压尖峰在两种情况下的关断电压尖峰均不大。

图6为本发明实施例提供的半全桥子模块输出电平为+2uc和+uc，电流方向为负时的仿真结果图，此时取各个线路上寄生电感为2μh。其中，图6(a)为输出电压波形。如图6(a)所示，开关管动作时序与电流方向为正时相同。图6(b)为输出电流波形，输出电流小于0。图6(c)为不包含缓冲电路的开关管t5、t6、t7两端电压波形。图6(d)为包含缓冲电路的开关管t5、t6、t7两端电压波形。结果表明，不包含缓冲电路时t5管关断电压尖峰为513.1v，包含缓冲电路时的t5管关断电压尖峰为164.7v，关断电压尖峰得到了极大的抑制。t6、t7管的关断电压尖峰在两种情况下的关断电压尖峰均不大。

图7为本发明实施例提供的半全桥子模块输出电平为+uc和0，电流方向为正时的仿真结果图，此时取各个线路上寄生电感为20μh。其中，图7(a)为输出电压波形。如图7(a)所示，0～50μs内，开关管t1、t4、t6、t7导通，输出一倍额定工作电压100v；50～53μs内，开关管t3开通，t4、t7关断；53～100μs内，开关管t1、t4、t6导通，输出电压为0；100～103μs内，开关管t4、t7开通，t3关断；103～150μs内，开关管t1、t4、t6、t7导通，输出一倍额定工作电压100v。图7(b)为输出电流波形，输出电流大于0。图7(c)不包含缓冲电路的开关管t3、t4两端电压波形。图7(d)为包含缓冲电路的开关管t3、t4两端电压波形。结果表明，不包含缓冲电路时t3管关断电压尖峰为431.0v，包含缓冲电路时的t3管关断电压尖峰为166.9v，关断电压尖峰得到了很好的抑制。不包含缓冲电路时t4管关断电压尖峰为235.3v，包含缓冲电路时的t4管关断电压尖峰为100.8v，关断电压尖峰得到了很好的抑制。

图8为本发明实施例提供的半全桥子模块输出电平为+uc和0，电流方向为负时的仿真结果图，此时取各个线路上寄生电感为20μh。其中，图8(a)为输出电压波形，开关管动作时序与电流方向为正时相同。图8(b)为输出电流波形，输出电流小于0。图8(c)为不包含缓冲电路的开关管t3、t4两端电压波形。图8(d)为包含缓冲电路的开关管t3、t4两端电压波形。结果表明，不包含缓冲电路时t4管关断电压尖峰为213.4v，包含缓冲电路时的t4管关断电压尖峰为118.1v，关断电压尖峰得到了很好的抑制。t3管的关断电压尖峰在两种情况下的关断电压尖峰均不大。

图9为本发明实施例提供的半全桥子模块输出电平为+2uc和0，电流方向为正时的仿真结果图，此时取各个线路上寄生电感为2μh。其中，图9(a)为输出电压波形。如图9(a)所示，0～50μs内，开关管t1、t4、t5导通，输出两倍额定电压200v；50～53μs内，开关管t3、t6开通，t4、t5关断；53～100μs内，开关管t1、t3、t6导通，输出电压为0；100～103μs内，开关管t4、t5开通，t3、t6关断；103～150μs内，开关管t1、t4、t5导通，输出两倍额定电压200v。图9(b)为输出电流波形，输出电流大于0。图9(c)为不包含缓冲电路的开关管t3、t4、t5、t6两端电压波形。图9(d)为包含缓冲电路的开关管t3、t4、t5、t6两端电压波形。结果表明，不包含缓冲电路时t6管关断电压尖峰为202.0v，包含缓冲电路时的t6管关断电压尖峰为123.3v，关断电压尖峰得到了很好的抑制。开关管t3、t4、t5的关断电压尖峰在两种情况下的关断电压尖峰均不大。

图10为本发明实施例提供的半全桥子模块输出电平为+2uc和0，电流方向为负时的仿真结果图，此时取各个线路上寄生电感为2μh。其中，图10(a)为输出电压波形，开关管动作时序与电流方向为正时相同。图10(b)为输出电流波形，输出电流大于0。图10(c)为不包含缓冲电路的开关管t3、t4、t5、t6两端电压波形。图10(d)为包含缓冲电路的开关管t3、t4、t5、t6两端电压波形。结果表明，不包含缓冲电路时t4管关断电压尖峰为376.4v，包含缓冲电路时的t4管关断电压尖峰为115.3v，关断电压尖峰得到了很好的抑制。不包含缓冲电路时t5管关断电压尖峰为450.9v，包含缓冲电路时的t4管关断电压尖峰为111.3v，关断电压尖峰得到了很好的抑制。开关管t3、t4、t5的关断电压尖峰在两种情况下的关断电压尖峰均不大。

图11为本发明实施例提供的半全桥子模块输出电平为-uc和0，电流方向为正时的仿真结果图，此时取各个线路上寄生电感为2μh。其中，图11(a)为输出电压波形。如图11(a)所示，0～50μs内，开关管t2、t3、t6、t7导通，输出一倍反向额定电压-100v；50～53μs内，开关管t5开通，t6、t7关断；53～100μs内，开关管t2、t3、t5导通，输出电压为0；100～103μs内，开关管t6、t7开通，t5关断；103～150μs内，开关管t2、t3、t6、t7导通，输出一倍反向额定电压-100v。图11(b)为输出电流波形，输出电流大于0。图11(c)为不包含缓冲电路的开关管t5、t6、t7两端电压波形。图11(d)为包含缓冲电路的开关管t5、t6、t7两端电压波形。结果表明，不包含缓冲电路时t5管关断电压尖峰为158.8v，包含缓冲电路时的t5管关断电压尖峰为134.4v，关断电压尖峰得到了很好的抑制。开关管t6、t7的关断电压尖峰在两种情况下的关断电压尖峰均不大。

图12为本发明实施例提供的半全桥子模块输出电平为-uc和0，电流方向为负时的仿真结果图，此时取各个线路上寄生电感为2μh。其中，图12(a)为输出电压波形，开关管动作时序与电流方向为正时相同。图12(b)为输出电流波形，输出电流大于0。图12(c)为不包含缓冲电路的开关管t5、t6、t7两端电压波形。图12(d)为包含缓冲电路的开关管t5、t6、t7两端电压波形。结果表明，不包含缓冲电路时t5管关断电压尖峰为288.6v，包含缓冲电路时的t5管关断电压尖峰为180.7v，关断电压尖峰得到了很好的抑制。开关管t6、t7的关断电压尖峰在两种情况下的关断电压尖峰均不大。

该半全桥子模块拓扑结构具有主动输出+2uc、+uc、0、-uc四种电平的能力，基于该拓扑结构的mmc系统可以实现直流故障穿越和提压运行。

综上所述，考虑不同的电流方向情况下，不同电平之间转化过程中，不包含缓冲电路的半全桥子模块的igbt会在关断过程中产生较大的关断过电压，甚至会达到五倍电容额定工作电压以上。加上本发明所述的简化缓冲电路后，可以使得半全桥子模块的所有igbt在关断过程的关断过电压得到很好的抑制，在寄生电感参数不是特别大的时候，都可以保证关断过电压不超过130v(1.3倍电容额定工作电压)，即使寄生电感参数很大，关断过电压不超过170v(1.7倍电容额定工作电压)，一般开关管额定电压选型为两倍额定工作电压以上，因此该半全桥子模块缓冲电路可以满足半全桥子模块的正常工作。

图13为本发明实施例提供的电容开关型半全桥子模块缓冲电路拓扑结构示意图。与图4相比，该结构增加了第八开关管m1和第九开关管m2，m1～m2中每个开关管由1个sicmosfet反并联1个二极管构成。其具体连接方式为：

所述第一开关管t1的发射极和第二开关管t2的集电极连接，其连接点记为连接点p；所述第一开关管t1的集电极、第六开关管t6的发射极及第八开关管m1的源极连接，其连接点记为连接点p1；所述第八开关管m1的漏极和第一电容c1的正极连接；所述第二开关管t2的发射极、第五开关管t5的发射极、第七开关管t7的集电极及第一电容c1的负极连接，其连接点记为连接点n1；所述第五开关管t5的集电极、第六开关管t6的集电极、第三开关管t3的集电极及第九开关管m2的源极连接，其连接点记为连接点p2；所述第九开关管m2的漏极和第二电容c2的正极连接；所述第七开关管t7的发射极、第四开关管t4的发射极及第二电容c2的负极连接，其连接点记为连接点n2；所述第三开关管t3的发射极和第四开关管t4的集电极连接，其连接点记为连接点n。

sicmosfet与siigbt相比，具有导通电阻低、开关速度快以及高温特性优良的优点。结合siigbt和sicmosfet的子模块拓扑可以大幅降低系统损耗，同时不会过多的增加系统成本。

缓冲电路在电容开关型半全桥子模块中的工作原理为：通过所述第一组rcd缓冲电路抑制左半桥模块(包含t1、t2、m1)的siigbt和sicmosfet关断电压尖峰，通过所述第二组rcd缓冲电路抑制右半桥模块(包含t3、t4、m2)的siigbt和sicmosfet关断电压尖峰，通过所述第三组rcd缓冲电路抑制连接电路(包含t5、t6、m7)的igbt关断电压尖峰。

本领域的技术人员容易理解，以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。