一种浪涌保护电路的制作方法

本发明涉及电力电子技术领域，特别是涉及一种浪涌保护电路。

背景技术：

浪涌电压是超出工作电压的瞬间过电压，具有电压大和产生时间极短等特点。当出现电网波动、静电放电等情况时，容易在电子设备的端口产生浪涌电压，比如电子设备的充电端口；若浪涌电压超过电子设备的端口的承受能力，则会对电子设备造成破坏性影响。

为了保护电子设备的充电端口，通常会在电子设备的充电端口到地之间并联一个tvs二极管(transientvoltagesuppressor，瞬态抑制二极管)，或者会在电子设备的充电端口应用一颗具有浪涌保护功能的ic。当出现浪涌电压vsurge时，如图1，通过tvs瞬态浪涌抑制二极管或具有浪涌保护功能的ic(integratedcircuit，集成电路)，将浪涌电压泄放到地，并将充电端口的输入电压钳制在钳位电压vclamp，保证相应电子设备的安全工作。

但是，现有技术中的浪涌保护电路只能应用于低速端口，即电压比较稳定的端口，比如充电端口；当应用于高速端口，比如数据端口时，会使高速信号发生畸变，影响电子设备的数据传输。

技术实现要素：

有鉴于此，本发明实施例提供了一种浪涌保护电路，以解决现有技术中的浪涌保护电路无法应用于高速端口的问题。

为实现上述目的，本发明实施例提供如下技术方案：

本申请提供一种浪涌保护电路，应用于电子设备，包括：串联模块以及浪涌泄放单元；其中：

所述串联模块的输出端与所述浪涌泄放单元的输入端相连；并且，所述串联模块的输入端接收浪涌电压，所述浪涌泄放单元的输出端接地；

当所述串联模块和所述浪涌泄放单元分别满足相应的泄放要求时，所述串联模块和所述浪涌泄放单元将所述浪涌电压泄放到地；

所述串联模块的寄生电容小于所述浪涌泄放单元的寄生电容。

可选的，所述串联模块，包括：第一开关管和第一二极管；其中：

所述第一开关管与所述第一二极管反方向并联连接。

可选的，所述第一开关管为隔离的低压管。

可选的，所述第一二极管为所述第一开关管的寄生二极管。

可选的，所述第一开关管为n型金属-氧化物-半导体场效应晶体管nmos晶体管；

所述第一二极管的阴极与所述nmos晶体管的栅极及漏极均相连，连接点作为所述串联模块的输入端；

所述第一二极管的阳极与所述nmos晶体管的源极相连，连接点作为串联模块的输出端。

可选的，所述第一开关管为p型金属-氧化物-半导体场效应晶体管nmos晶体管；

所述第一二极管的阴极与所述pmos晶体管的源极相连，连接点作为所述串联模块的输入端；

所述第一二极管的阳极与所述pmos晶体管的栅极及漏极均相连，连接点作为所述串联模块的输出端。

可选的，所述浪涌泄放单元，包括：第二开关管、第二二极管、稳压二极管以及接地电阻；其中：

所述第二开关管的输入端与所述第二二极管的阴极以及所述稳压二极管的负极均相连，连接点作为所述浪涌泄放单元的输入端；

所述稳压二极管的正极以及接地电阻的一端相连，连接点与所述第二开关管的控制端相连；

所述第二开关管的输出端与所述接地电阻的另一端相连，连接点作为所述浪涌单元的输出端。

可选的，所述串联模块与所述浪涌泄放单元集成于集成电路中。

可选的，所述第二开关管为高压nmos晶体管。

可选的，所述浪涌泄放单元包括：瞬态抑制二极管tvs。

本申请提供一种浪涌保护电路，包括串联模块和浪涌泄放单元；在串联模块和浪涌泄放单元分别满足相应的泄放要求时，将接收到的浪涌电压泄放到地，使电子设备的输入电压被钳位在自身的安全工作电压，保证电子设备安全工作；另外，与现有技术相比，本申请在浪涌泄放单元的寄生电容的基础上，为其串联了一个串联模块的寄生电容，且串联模块的寄生电容小于浪涌泄放单元的寄生电容，使得浪涌保护电路的总寄生电容减小，对高速信号的畸变影响减小，因此使得本申请提供的浪涌保护电路可以应用于高速端口。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中浪涌电压及输入端口加浪涌保护器件后的电压示意图；

图2为现有技术中的浪涌保护电路的示意图；

图3为对现有技术中的浪涌保护电路进行仿真实验得到的仿真实验数据图；

图4为本申请实施例提供的一种浪涌保护电路的示意图；

图5为本申请另一实施例提供的一种串联模块的实施方式的示意图；

图6为本申请另一实施例提供的一种串联模块的实施方式的示意图；

图7为本申请另一实施例提供的一种浪涌泄放单元的实施方式的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

现有技术中，浪涌保护电路的具体结构如图2，包括：串联支路10、分压电阻r以及开关管m。

串联支路10的输入端与电子设备的输入端口相连，接收浪涌电压vsurge；串联支路10的输出端与分压电阻r的一端相连，连接点记为a点。其中，串联支路10由n个稳压二极管组成，分别记n个稳压二极管为z1-zn，n为不小于1的整数；并且，n个稳压二极管依次串联，串联后的负极作为串联支路的输入端，串联后的正极作为串联支路的输出端；另外，n个稳压二级管的反向击穿电压相同，均为vbr。当浪涌电压vsurge小于等于n倍的反向击穿电压n*vbr，即vsurge≦n*vbr时，串联支路10未被击穿；当浪涌电压vsurge大于n倍的反向击穿电压vbr，即vsurge>n*vbr时，串联支路10被击穿。

分压电阻r的另一端接地gnd。当串联支路10未被击穿时，分压电阻r上没有电流流过，进而分压电阻r的两端没有电压产生；当串联支路10被击穿时，分压电阻r上有电流流过，进而分压电阻r两端有电压产生，并且分压电阻r两端的电压vr随着流过自身电流的增大而增大，即分压电阻r两端的电压vr随着浪涌电压vsurge的增大而增大。

开关管m的输入端与串联支路10的输入端相连；开关管m的控制端与a点相连；开关管m的输出端与分压电阻r的另一端相连。当分压电阻r两端的电压vr小于等于开关管m的阈值电压vth_m，即vr≦vth_m时，开关管m关断，不对浪涌电压vsurge进行泄放；当分压电阻r两端的电压vr大于开关管m的阈值电压vth_m，即vr>vth_m时，开关管m导通，将浪涌电压vsurge泄放到地gnd，将电子设备的输入端口的输入电压vin钳制在安全工作电压范围。

为了更好的说明，对实际应用中的一个带有浪涌保护电路的电子设备进行仿真实验，仿真实验的结果如图3，当浪涌电压vsurge超过37v时，开关管m的控制端电压ngate大于开关管m的阈值电压vth_m，开关管m导通，浪涌保护电路开始工作，将浪涌电压vsurge泄放到地gnd，将电子设备的输入电压vin钳制在37v左右，保证电子设备不会被浪涌电压破坏；而浪涌电流iin随着浪涌电压的变化而变化。

但是，该浪涌保护电路应用于高速端口，即应用于正常工作时可以传输高速信号的端口时，由于该浪涌保护电路对地gnd的寄生电容较大，会使通过高速端口的高速信号发生畸变，影响高速信号的正常传输；因此，现有技术中的浪涌保护电路无法应用于高速端口。

为了解决现有技术中的浪涌保护电路无法应用于高速端口的问题，本申请提供一种浪涌保护电路，具体结构如图4，包括：串联模块100以及浪涌泄放单元200。

串联模块100的输出端与浪涌泄放单元200的输入端相连；并且，串联模块的输入端接收浪涌电压vsurge，浪涌泄放单元200的输出端接地gnd。

其中，当串联模块100和浪涌泄放单元200分别满足相应的泄放要求时，串联模块100和浪涌泄放单元200将浪涌电压vsurge泄放到地gnd。

若浪涌电压vsurge为正电压，则串联模块100的泄放要求为：浪涌电压vsurge大于第一阈值电压vth1，即vsurge>vth1；当串联模块100满足泄放要求时，将浪涌电压vsurge泄放到浪涌泄放单元200的输入端；当串联模块100无法满足泄放要求时，不对浪涌电压vsurge进行泄放。

若浪涌电压vsurge为正电压，则浪涌泄放单元200的泄放要求为：浪涌电压vsurge大于第二阈值电压vth2，即vsurge>vth2；当浪涌泄放单元200满足泄放要求时，将浪涌电压vsurge泄放到地gnd；当浪涌泄放单元200无法满足泄放要求时，不对浪涌电压vsurge进行泄放。

若浪涌电压vsurge为负电压，则串联模块100和浪涌泄放单元200均满足泄放要求，将浪涌电压vsurge泄放到地。

需要说明的是，第一阈值电压vth1和第二阈值电压vth2均为正电压；并且，第一阈值电压vth1和第二阈值电压vth2是根据实际应用中的输入端口的安全工作电压并结合实际情况选取的；另外，第一阈值电压vth1可以小于第二阈值电压vth2，也可以等于或大于第二阈值电压vth2，此处不做限定，均在本申请的保护范围内；但是，第一阈值电压vth1和第二阈值电压vth2的大小关系优选为：第一阈值电压vth1小于第二阈值电压vth2，即vth1<vth2。

可选的，串联模块110和浪涌泄放单元200可以集成于集成电路中，也可以由分立器件组成；当由分立器件组成时，浪涌泄放单元200还可以由tvs(transientvoltagesuppressor，瞬态抑制二极管)单独组成。

另外，串联模块100的寄生电容小于浪涌泄放单元200的寄生电容。

需要说明的是，串联模块100与浪涌泄放单元200串联，且串联模块100的寄生电容小于浪涌泄放单元200的寄生电容，相当于在浪涌泄放单元200的寄生电容的基础上串联一个更小的寄生电容，即串联模块100的寄生电容，所以根据串联电容的计算公式，可以推出：串联后的总寄生电容小于串联模块100的寄生电容。

本实施例提供的该浪涌保护电路，在串联模块100和浪涌泄放单元200分别满足相应的泄放要求时，将接收到的浪涌电压vsurge泄放到地，使电子设备的输入电压被钳位在自身的安全工作电压，保证电子设备安全工作；另外，与现有技术相比，本申请在浪涌泄放单元200的寄生电容的基础上，串联串联模块100的寄生电容，且串联模块100的寄生电容小于浪涌泄放单元200的寄生电容，使得浪涌保护电路的总寄生电容减小，对高速信号的畸变影响减小，因此使得本申请提供的浪涌保护电路可以应用于高速端口，比如usbd+/d-，typecsbu。

在本申请另一实施例中，提供一种串联模块100的实施方式，具体结构如图5或图6，包括：第一开关管m1和第一二极管d1。

如图5，若第一开关管m1为nmos晶体管(n-metal-oxide-semiconductor，n型金属-氧化物-半导体场效应晶体管)，则第一二极管d1的阴极与nmos晶体管的栅极及漏极均相连，连接点作为串联模块100的输入端；并且，第一二级管d1的阳极与nmos晶体管的源极相连，连接点作为串联模块100的输出端。

当浪涌电压vsurge为正电压时，第一二极管d1反向截止，当浪涌电压vsurge为正电压且大于nmos晶体管的阈值电压vth_n，即vsurge>vth_n时，nmos晶体管导通，将浪涌电压vsurge输出至浪涌泄放单元200的输入端；当浪涌电压vsurge为正电压，且小于等于nmos晶体管的阈值电压vth_n，即vsurge≦vth_n时，nmos晶体管关断，无法对浪涌电压vsurge进行泄放。

需要说明的是，第一阈值电压vth1等于nmos晶体管的阈值电压vth_n，即vth1＝vth_n，因此可以通过调节nmos晶体管的阈值电压vth_n，对第一阈值电压vth1进行调整。

如图6，若第一开关管m1为pmos晶体管(p-metal-oxide-semiconductor，p型金属-氧化物-半导体场效应晶体管)，则第一二极管d1的阴极与pmos晶体管的源极相连，连接点作为串联模块100的输入端；并且，第一二级管d1的阳极与pmos晶体管的栅极和漏极相连，连接点作为串联模块100的输出端。

当浪涌电压vsurge为正电压时，第一二极管d1反向截止，当浪涌电压vsurge为正电压且大于pmos晶体管的阈值电压的绝对值，即vsurge>|vth_p|时，pmos晶体管导通，将浪涌电压vsurge输出至浪涌泄放单元200；当浪涌电压vsurge为正电压，且小于等于pmos晶体管的阈值电压的绝对值，即vsurge≦|vth_p|时，pmos晶体管关断，无法对浪涌电压vsurge进行泄放。

需要说明的是，第一阈值电压vth1等于pmos晶体管的阈值电压的绝对值|vth_p|，即vth1＝|vth_p|，因此可以通过调节pmos晶体管的阈值电压|vth_p|，对第一阈值电压vth1进行调整。

可选的，nmos晶体管和pmos晶体管是隔离的低压管；第一二极管d1为第一开关管m1的寄生二极管。

其余结构和工作原理与上述实施例相同，此处不再一一赘述。

在本发明另一实施例中，提供一种浪涌泄放单元200的实施方式，具体结构如图7，包括：第二开关管m2、第二二极管d2、稳压二极管z以及接地电阻r。

第二开关管m2的输入端与第二二极管d2的阴极以及稳压二极管z的负极均相连，连接点作为浪涌泄放单元200的输入端；稳压二极管z的正极以及接地电阻r的一端均相连，连接点与第二开挂管m2的控制端相连；第二开关管m2的输出端与接地电阻r的另一端相连，连接点作为浪涌泄放单元的输出端。

若浪涌电压vsurge为正电压，则在稳压二极管z被浪涌电压vsurge反向击穿前，第二开关管m2不导通，无法对浪涌电压vsurge进行泄放；在稳压二极管z被浪涌电压vsurge反向击穿后，接地电阻r上有电流流过，并且接地电阻r上产生电压vr；当电压vr大于第二开关管m2的阈值电压vth_m2，即vr>vth_m2时，输出导通信号至第二开关管m2的控制端，使第二开关管m2导通，将浪涌电压泄放到地gnd；当电压vr小于等于第二开关管m2的阈值电压vth_m2，即vr≦vth_m2时，输出关断信号至第二开关管m2的控制端，使第二开关管m2无法对浪涌电压vsurge进行泄放。

若浪涌电压vsurge为负电压，则第一二极管d1和第二二极管d2导通，将浪涌电压vsurge泄放到地gnd。

需要说明的是，第二阈值电压vth2等于第一开关管m1的导通压降、稳压二极管z的反向击穿电压vbr以及第二开关管m2的阈值电压vth_m2之和，即vth2＝vds_m1+vbr+vth_m2，因此，在第一开关管m1的导通压降一定的情况下，可以通过调节稳压二极管z的反向击穿电压vbr和/或第二开关管m2的阈值电压vth_m2，对第二阈值电压vth2进行调整。

可选的，稳压二极管z可以替换为由n个稳压二极管依次串联的稳压支路，n为大于等于1整数；也可以替换为其他与之实现相同功能的元件或电路，此处不做具体限定。

可选的，由于输入端口一般要求具有一定的耐压能力，所以第二开关管m2需要是高压nmos晶体管，也可以是与隔离的高压nmos晶体管实现相同功能的其他元件，此处不做限制。

需要说明的是，原浪涌泄放单元200的对地寄生电容为cbig，第一开关管m1对串联模块100输出端的寄生电容为csmall，则二者串联后的总电容是小于csmall的，也即串联的结果是减小了电容。由于上述实施例中的第一开关管m1为二极管连接方式，且第一开关管m1可以是隔离的低压开关管，所以第一开关管m1的过电流能力较强，进而第一开关管m1的尺寸小于第二开关管m2，从而第一开关管m1的寄生电容远小于第二开关管m2的寄生电容，即串联模块100的寄生电容远小于浪涌泄放单元200的寄生电容。

需要说明的是，本实施例仅仅只是提供了一种浪涌泄放单元的具体实施方式，其他与之实现相同功能的实施方式均在本实施例的保护范围内。

其余结构和工作原理与上述实施例相同，此处不再一一赘述。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。