谐振转换系统、信号控制方法和信号控制装置与流程

1.本申请涉及变换器技术领域，具体而言，涉及一种谐振转换系统、信号控制方法和信号控制装置。


背景技术：

2.llc谐振变换器是一种可以实现全负载范围的原边mos管零电压开通(zvs)和副边mos管零电流关断(zcs)的变换器，其大大降低了开关损耗，且工作在50％固定占空比，pfm频率调节模式便可以实现输出电压的稳定可控，具有高效、高功率密度、低成本、控制相对简单等优势，得到了广泛的应用。
3.但是，在低压大电流应用领域，mos管的功率以及次级电流应力大，电流纹波大，给器件选型和制作带来困难，增加了输出滤波器成本。为了解决上述问题，相关技术出现了多相llc并联技术，各个llc的输入并联，输出并联。例如，两相ipop型半桥llc谐振变换器，其结构如图1所示，需要说的是，两相llc工作在相同的工作频率fs时，可以通过电流错相进行纹波消除，由于ipop型结构各个llc谐振变换器的增益相同，根据直流增益公式可知，影响直流增益g
dc
的谐振参数为l
r
、c
r
、l
m
、n和q，当两相llc谐振参数不一致时，等效负载ro必然不相等，将导致负载不平衡，一相llc的电流大，另一相llc的电流小，具体地，两相的电流不均衡度δi可表示为δi＝|i1-i2|/(i1+i2)*100％，例如，表1给出了在没有进行均流的情况下谐振电感lr偏差5％时的电流不均衡度：
4.表1谐振电感偏差5％时两相电流情况
[0005][0006]
由表1可知，谐振电感lr偏差5％时，第一相llc目标电流2.854a，第二相llc目标电流2.058a，此时的电流不均衡度为16.21％。此外，需要说明的是，由于制作工艺技术限制，目前谐振电感lr、谐振电容cr和励磁电感lm的元器件公差均在5％左右，在参数差异最恶劣的情况下，电流不均衡度甚至可能达到100％，即一相不出电流，另一相扛整个负载，导致单相过载保护，整个电源模块关机，引发后级通信设备停电，造成严重损失。
[0007]
针对多相llc并联技术中的电流不平衡问题，相关技术中存在多种解决方案，其中，调节llc原边mos占空比进行均流的方法，无需引入过多的复杂器件，且适用于不同结构的llc谐振变换器，具体地，该方法在均流时，是在某一相llc电流偏大时减小该相的上管占空比，等效于降低该相的输入电压，即降低直流增益，从而减小这相电流，该方法可以兼容纹波消除功能，但相关技术中调占空比方式都是对称发波方式，即上管占空比减小时，下管
占空比也减小同样的幅度，随着占空比减小，mos管将无法实现零电压开通，也即，该发波方式存在破坏zvs的隐患，会增加损耗和热应力。
[0008]
针对相关技术中并联llc谐振变换器难以兼顾均流、纹波相消和开关管零点电压开通的问题，目前尚未提出有效的解决方案。


技术实现要素：

[0009]
本申请提供一种谐振转换系统、信号控制方法和信号控制装置，以解决相关技术中并联llc谐振变换器难以兼顾均流、纹波相消和开关管零点电压开通的问题。
[0010]
根据本申请的一个方面，提供了一种谐振转换系统。该系统包括：数据采集模块、控制模块和发波模块，其中，数据采集模块的输出端与控制模块的输入端连接，数据采集模块的输入端与变换器模块的输出端连接，其中，变换器模块包括并联的至少两相llc谐振变换器，数据采集模块用于采集分别流经至少两相llc谐振变换器的目标电流，得到至少两相目标电流，并将至少两相目标电流输入控制模块；其中，控制模块的输出端与发波模块的输入端连接，用于根据至少两相目标电流确定至少两相目标占空比，并将至少两相目标占空比输入发波模块；发波模块，用于根据每相目标占空比生成一组驱动信号，得到对应至少两相目标占空比的至少两组驱动信号，其中，每组驱动信号中的信号互补，每组驱动信号用于驱动一相llc谐振变换器中的晶体管组。
[0011]
可选地，控制模块包括：均流控制模块，均流控制模块的输入端与数据采集模块的输出端连接，用于比较至少两相目标电流的电流值，并基于比较结果确定至少两相目标占空比。
[0012]
可选地，发波模块包括至少两个发波子模块，每个发波子模块用于根据一相目标占空比生成一组驱动信号，其中，每组驱动信号包括第一驱动信号和第二驱动信号，第一驱动信号的占空比由目标占空比确定，第二驱动信号的占空比在目标死区时间下与第一驱动信号的占空比互补，其中，目标死区时间满足以下条件：大于llc谐振变换器的原边mos管的结电容的一次放电时间，且小于llc谐振变换器的谐振电流过零点的时间。
[0013]
可选地，数据采集模块还用于采集变换器模块的输出电压，控制模块还包括：输出控制模块，输出控制模块的输入端与数据采集模块的输出端连接，用于将输出电压与预设电压值进行比较，根据比较结果确定目标频率，并将目标频率输入发波模块；其中，发波模块基于目标频率确定至少两组驱动信号的信号频率。
[0014]
根据本申请的另一个方面，提供了一种信号控制方法。该方法应用于上述任意一种的谐振转换系统，包括：获取分别流经谐振转换系统中的至少两相llc谐振变换器的目标电流，得到至少两相目标电流；根据至少两相目标电流确定至少两相目标占空比；根据至少两相目标占空比中的每相目标占空比生成一组驱动信号，得到至少两组驱动信号，其中，每组驱动信号中的信号互补，每组驱动信号用于驱动一相llc谐振变换器中的晶体管组。
[0015]
可选地，根据至少两相目标电流确定至少两相目标占空比包括：比较至少两相目标电流的电流值，得到比较结果；基于比较结果确定至少两相目标占空比。
[0016]
可选地，根据每相目标占空比生成一组驱动信号包括：根据信号频率和目标占空比确定第一驱动信号；确定目标死区时间下与第一驱动信号占空比互补的第二驱动信号，其中，目标死区时间满足以下条件：大于llc谐振变换器的原边mos管的结电容的一次放电
时间，且小于llc谐振变换器的谐振电流过零点的时间；由第一驱动信号和第二驱动信号构成一组驱动信号，其中，第一驱动信号和第二驱动信号用于分别驱动llc谐振变换器的原边mos管的一个开关桥臂的两个开关管。
[0017]
可选地，该方法还包括：获取谐振转换系统中的变换器模块的输出电压，并将输出电压与预设电压值进行比较，根据比较结果计算得到目标频率；将目标频率确定为第一驱动信号和第二驱动信号的信号频率。
[0018]
可选地，至少两组驱动信号之间存在延迟时间，该方法还包括：基于目标频率和并联的llc谐振变换器的个数确定延迟时间。
[0019]
可选地，目标电流至少包括以下之一类型：llc谐振变换器的输入电流、llc谐振变换器的次级电流、llc谐振变换器的输出电流和llc谐振变换器的谐振电流。
[0020]
根据本申请的另一方面，提供了一种信号控制装置。该装置应用于上述任意一种谐振转换系统，包括：第一获取单元，用于获取分别流经谐振转换系统中的至少两相llc谐振变换器的目标电流，得到至少两相目标电流；第一确定单元，用于根据至少两相目标电流确定至少两相目标占空比；信号生成单元，用于根据每相目标占空比生成一组驱动信号，得到对应至少两相目标占空比的至少两组驱动信号，其中，每组驱动信号中的信号互补，每组驱动信号用于驱动一相llc谐振变换器中的晶体管组。
[0021]
为了实现上述目的，根据本申请的另一方面，提供了一种存储介质，存储介质包括存储的程序，其中，程序执行上述任意一种信号控制方法。
[0022]
为了实现上述目的，根据本申请的另一方面，提供了一种处理器，处理器用于运行程序，其中，程序运行时执行上述任意一种信号控制方法。
[0023]
通过本申请，采用数据采集模块、控制模块和发波模块，其中，数据采集模块的输出端与控制模块的输入端连接，数据采集模块的输入端与变换器模块的输出端连接，其中，变换器模块包括并联的至少两相llc谐振变换器，数据采集模块用于采集分别流经至少两相llc谐振变换器的目标电流，得到至少两相目标电流，并将至少两相目标电流输入控制模块；其中，控制模块的输出端与发波模块的输入端连接，用于根据至少两相目标电流确定至少两相目标占空比，并将至少两相目标占空比输入发波模块；发波模块，用于根据每相目标占空比生成一组驱动信号，得到对应至少两相目标占空比的至少两组驱动信号，其中，每组驱动信号中的信号互补，每组驱动信号用于驱动一相llc谐振变换器中的晶体管组，解决了相关技术中并联llc谐振变换器难以兼顾均流、纹波相消和开关管零点电压开通的问题。通过基于流经变换器模块的目标电流确定互补的驱动信号，并用以驱动晶体管组，进而达到了减小并联llc谐振变换器的电流不均衡度的同时实现mos管的零点电压开通功能的效果。
附图说明
[0024]
构成本申请的一部分的附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0025]
图1是相关技术中两相ipop型半桥llc谐振变换器的示意图；
[0026]
图2是根据本申请实施例提供的谐振变换系统的示意图；
[0027]
图3是根据本申请实施例提供的变换器模块的示意图；
[0028]
图4是根据本申请实施例提供的可选的谐振变换系统的示意图；
[0029]
图5是根据本申请实施例提供的目标死区时间的示意图；
[0030]
图6是根据本申请实施例提供的信号控制方法的流程图；
[0031]
图7是未进行均流的情况下流经谐振变换器的电流的波形示意图；
[0032]
图8是应用本申请实施例提供的信号控制方法均流后流经谐振变换器的电流的波形示意图；
[0033]
图9是采用相关技术中的对称发波方式驱动原边mos管时的电流与电压波形示意图；
[0034]
图10是采用本申请实施例提供的信号控制方法驱动原边mos管时的电流与电压的波形示意图；以及
[0035]
图11是根据本申请实施例提供的信号控制装置的示意图。
具体实施方式
[0036]
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0037]
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
[0038]
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0039]
根据本申请的实施例，提供了一种谐振转换系统。
[0040]
图2是根据本申请实施例的谐振转换系统的示意图。如图2所示，该系统包括：数据采集模块21、控制模块22和发波模块23。
[0041]
具体地，数据采集模块21、控制模块22和发波模块23，其中，
[0042]
数据采集模块21的输出端与控制模块22的输入端连接，数据采集模块21的输入端与变换器模块的输出端连接，其中，变换器模块包括并联的至少两相llc谐振变换器，数据采集模块21用于采集分别流经至少两相llc谐振变换器的目标电流，得到至少两相目标电流，并将至少两相目标电流输入控制模块22。
[0043]
需要说明的是，变换器模块为ipop型llc谐振变换器，也即，由输入并联，输出并联的两个或两个以上的llc谐振变换器构成的变换器。在结构上，每个llc谐振变换器可以是半桥拓扑结构，或全桥拓扑结构，或半桥和全桥的混合拓扑结构，可以是两电平结构，或多电平结构，或多种电平混合结构。
[0044]
如图3所示，本实施例以llc1和llc2并联构成的两相llc谐振变换器为例，流经两相llc谐振变换器的目标电流可以为输入电流，具体地，llc1的输入电流为idc1，llc2的输
入电流为idc2，数据采集模块21采集idc1和idc2，并输入控制模块22。
[0045]
其中，控制模块22的输出端与发波模块23的输入端连接，用于根据至少两相目标电流确定至少两相目标占空比，并将至少两相目标占空比输入发波模块23。
[0046]
需要说明是，多相llc谐振变换器并联虽然可以消除纹波电流，但是，在谐振参数不一致的情况下，会产生各相llc谐振变换器的电流不均衡度，为了减小电流不均衡度，可以减小电流偏大的一相llc谐振变换器的驱动信号的占空比，得到对应该相llc谐振变换器的目标占空比，等效于降低该相的输入电压vin，从而减小该相电流。同时可以增大电流偏小的一相llc谐振变换器的驱动信号的占空比，得到对应该相llc谐振变换器的目标占空比，从而得到至少两相目标占空比，等效于增大该相的输入电压vin，从而增大该相电流。
[0047]
发波模块23，用于根据每相目标占空比生成一组驱动信号，得到对应至少两相目标占空比的至少两组驱动信号，其中，每组驱动信号中的信号互补，每组驱动信号用于驱动一相llc谐振变换器中的晶体管组。
[0048]
需要说明的是，驱动各相llc谐振变换器中的晶体管组的初始驱动信号是相同的，根据目标占空比重新生成驱动信号，可以减小电流偏大的一相llc谐振变换器的电流，增大电流偏小的一相llc谐振变换器的电流，从而减小电流不均衡度。同时，每组驱动信号中的信号互补，也即，去除死区时间外，信号的占空比呈互补关系，从而保证了llc谐振变换器的原边mos管的零点电压导通功能。
[0049]
可选地，在本申请实施例提供的谐振转换系统中，控制模块22包括：均流控制模块，均流控制模块的输入端与数据采集模块21的输出端连接，用于比较至少两相目标电流的电流值，并基于比较结果确定至少两相目标占空比。
[0050]
例如，以两相llc谐振变换器构成的变换器模块为例，如图4所示，均流控制模块将两相输入电流idc1和idc2进行比较，根据比较结果计算出对应两相llc谐振变换器的驱动信号的占空比d1和d2。
[0051]
具体地，在idc1比idc2大的情况下，比较结果为正值，在初始驱动信号的占空比上减少预设值，得到第一目标占空比，也即，对应第一相llc谐振变换电路的驱动信号的占空比。在初始驱动信号的占空比上增大预设值，得到第二目标占空比，也即，对应第二相llc谐振变换电路的驱动信号的占空比。同时，在调节的过程中，为了防止占空比过大对均流起反作用，将每一相的占空比最大值限制在50％。
[0052]
可选地，在本申请实施例提供的谐振转换系统中，发波模块23包括至少两个发波子模块，每个发波子模块用于根据一相目标占空比生成一组驱动信号，其中，每组驱动信号包括第一驱动信号和第二驱动信号，第一驱动信号的占空比由目标占空比确定，第二驱动信号的占空比在目标死区时间下与第一驱动信号的占空比互补，其中，目标死区时间满足以下条件：大于llc谐振变换器的原边mos管的结电容的一次放电时间，且小于llc谐振变换器的谐振电流过零点的时间。
[0053]
例如，以两相llc谐振变换器构成的变换器模块为例，如图4所示，发波模块23包括两个发波子模块：第一发波子模块和第二发波子模块，第一发波子模块将信号频率和第一目标占空比处理成驱动信号s1，并确定与信号s1占空比互补的驱动信号s2。第二发波子模块将信号频率和第二目标占空比处理成驱动信号s3，并确定与信号s3占空比互补的驱动信号s4。其中，s1驱动第一相llc谐振变换器的上管q1，s2驱动第一相llc谐振变换器的下管
q2，s3驱动第二相llc谐振变换器的上管q3，s4驱动第二相llc谐振变换器的下管q4，从而在减小电流不均衡度的、实现纹波抵消的同时保证两相llc谐振变换器的上管的零点导通功能。
[0054]
需要说明的是，占空比互补是指两个驱动信号的占空比和目标死区时间之和为一个开关周期，也即，两个信号的占空比除去死区时间后保持互补，如图5所示，为一个开关周期下的谐振电流和励磁电流的示意图，在t0时刻，上管q1关断时刻，谐振电流等于i0，下管q2的结电容coss2开始放电，q2漏极-源极电压从vin开始下降；在t1时刻，coss2放电完成时刻，此时q2漏极-源极电压从vin刚好下降到0，满足公式：在t2时刻，谐振电流减小到0，结电容coss2再次放电。在实现q1管的零点导通功能的情况下，coss2需要完成放电，也即，死区时间要大于t
1-t0；且coss2不能再次充电导致电压升高到0以上，也即，死区时间要小于t
2-t0，因而目标死区td时间范围为t
1-t0＜t
d
＜t
2-t0。
[0055]
此外，还需要说明的是，为了消除llc谐振变换器的纹波电流，每组驱动信号之间设置延迟时间，具体地，s1和s3之间的延迟时间td为1/4*f左右，s2和s4之间的延迟td时间为1/4*f左右，其中，f为驱动信号的频率，从而使得两相llc谐振变换器的纹波电流相互抵消。
[0056]
可选地，在本申请实施例提供的谐振转换系统中，数据采集模块21还用于采集变换器模块的输出电压，控制模块22还包括：输出控制模块，输出控制模块的输入端与数据采集模块21的输出端连接，用于将输出电压与预设电压值进行比较，根据比较结果确定目标频率，并将目标频率输入发波模块23；其中，发波模块23基于目标频率确定至少两组驱动信号的信号频率。
[0057]
需要说明的是，在llc谐振变换器工作的过程中，需要对驱动信号设置合适的频率，具体地，如图4所示，数据采集模块21采集llc变换器的输出电压vo，输出控制模块将vo与预定的输出电压参考值进行比较，比较结果通过环路计算出目标频率f，并将f确定为驱动信号s1、s2、s3和s4的信号频率，并采用驱动信号驱动晶体管，从而维持了输出电压的稳定可控。
[0058]
本申请实施例提供的谐振转换系统，通过数据采集模块21、控制模块22和发波模块23，其中，数据采集模块21的输出端与控制模块22的输入端连接，数据采集模块21的输入端与变换器模块的输出端连接，其中，变换器模块包括并联的至少两相llc谐振变换器，数据采集模块21用于采集分别流经至少两相llc谐振变换器的目标电流，得到至少两相目标电流，并将至少两相目标电流输入控制模块22；其中，控制模块22的输出端与发波模块23的输入端连接，用于根据至少两相目标电流确定至少两相目标占空比，并将至少两相目标占空比输入发波模块23；发波模块23，用于根据每相目标占空比生成一组驱动信号，得到对应至少两相目标占空比的至少两组驱动信号，其中，每组驱动信号中的信号互补，每组驱动信号用于驱动一相llc谐振变换器中的晶体管组，解决了相关技术中并联llc谐振变换器难以兼顾均流、纹波相消和开关管零点电压开通的问题。通过基于流经变换器模块的目标电流确定互补的驱动信号，并用以驱动晶体管组，进而达到了减小并联llc谐振变换器的电流不均衡度的同时实现mos管的零点电压开通功能的效果。
[0059]
根据本申请的实施例，提供了一种信号控制方法。
[0060]
图6是根据本申请实施例的信号控制方法的流程图。如图6所示，该方法应用于上述任意一种谐振转换系统，包括以下步骤：
[0061]
步骤s601，获取分别流经谐振转换系统中的至少两相llc谐振变换器的目标电流，得到至少两相目标电流。
[0062]
目标电流的类型可以为多种，可选地，在本申请实施例提供的信号控制方法中，目标电流至少包括以下之一类型：llc谐振变换器的输入电流、llc谐振变换器的次级电流、llc谐振变换器的输出电流和llc谐振变换器的谐振电流。
[0063]
需要说明的是，可以直接采集llc谐振变换器的各相输入电流，也可以采集llc谐振变换器其他部件的电流、谐振电流、次级电流、输出电流等电流，本申请llc谐振变换器的目标电流不限于输入电流。
[0064]
步骤s602，根据至少两相目标电流确定至少两相目标占空比。
[0065]
需要说明是，多相llc谐振变换器并联虽然可以消除纹波电流，但是，在谐振参数不一致的情况下，会产生各相llc谐振变换器的电流不均衡度，为了减小电流不均衡度，可以减小电流偏大的一相llc谐振变换器的驱动信号的占空比，得到对应该相llc谐振变换器的目标占空比，等效于降低该相的输入电压vin，从而减小该相电流。同时可以增大电流偏小的一相llc谐振变换器的驱动信号的占空比，得到对应该相llc谐振变换器的目标占空比，从而得到至少两相目标占空比，等效于增大该相的输入电压vin，从而增大该相电流。
[0066]
为了减小电流不均衡度，可选地，在本申请实施例提供的信号控制方法中，根据至少两相目标电流确定至少两相目标占空比包括：比较至少两相目标电流的电流值，得到比较结果；基于比较结果确定至少两相目标占空比。
[0067]
例如，对于两相并联的llc谐振变换器，驱动各相llc谐振变换器中的晶体管组的初始驱动信号是相同的，对采集的第一目标电流和第二目标电流进行比较，在第一目标电流大于第二目标电流的情况下，比较结果为正值，在初始驱动信号的占空比上减少预设值，得到第一目标占空比，也即，对应第一相llc谐振变换电路的驱动信号的占空比，在初始驱动信号的占空比上增大预设值，得到第二目标占空比，也即，对应第二相llc谐振变换电路的驱动信号的占空比。在第一目标电流小于第二目标电流的情况下，比较结果为负值，在初始驱动信号的占空比上增加预设值，得到第一目标占空比，在初始驱动信号的占空比上减小预设值，得到第二目标占空比。
[0068]
再例如，对于三相的并联的llc谐振变换器，对采集的第一目标电流、第二目标电流和第三电流求均值，并分别于均值进行比较，在第一目标电流大于均值、第二目标电流和第三电流小于均值的情况下，在初始驱动信号的占空比上减少预设值，得到第一目标占空比，也即，对应第一相llc谐振变换电路的驱动信号的占空比，在初始驱动信号的占空比上增大预设值，得到第二目标占空比，也即，对应第二相llc谐振变换电路的驱动信号的占空比，在初始驱动信号的占空比上增大预设值，得到第三目标占空比，也即，对应第三相llc谐振变换电路的驱动信号的占空比。
[0069]
通过本实施例，根据目标占空比重新生成驱动信号，可以减小电流偏大的一相llc谐振变换器的电流，增大电流偏小的一相llc谐振变换器的电流，从而减小电流不均衡度。同时，在调节的过程中，为了防止占空比过大对均流起反作用，将每一相的占空比最大值限制在50％。
[0070]
步骤s603，根据至少两相目标占空比中的每相目标占空比生成一组驱动信号，得到至少两组驱动信号，其中，每组驱动信号中的信号互补，每组驱动信号用于驱动一相llc谐振变换器中的晶体管组。
[0071]
需要说明的是，驱动各相llc谐振变换器中的晶体管组的初始驱动信号是相同的，根据目标占空比重新生成驱动信号，可以减小电流偏大的一相llc谐振变换器的电流，增大电流偏小的一相llc谐振变换器的电流，从而减小电流不均衡度。同时，每组驱动信号中的信号互补，也即，去除死区时间外，信号的占空比呈互补关系，从而保证了llc谐振变换器的原边mos管的零点电压导通功能。
[0072]
本申请实施例提供的信号控制方法，通过获取分别流经谐振转换系统中的至少两相llc谐振变换器的目标电流，得到至少两相目标电流；根据至少两相目标电流确定至少两相目标占空比；根据至少两相目标占空比中的每相目标占空比生成一组驱动信号，得到至少两组驱动信号，其中，每组驱动信号中的信号互补，每组驱动信号用于驱动一相llc谐振变换器中的晶体管组，解决了相关技术中并联llc谐振变换器难以兼顾均流、纹波相消和开关管零点电压开通的问题。通过基于流经变换器模块的目标电流确定互补的驱动信号，并用以驱动晶体管组，进而达到了减小并联llc谐振变换器的电流不均衡度的同时实现mos管的零点电压开通功能的效果。
[0073]
可选地，在本申请实施例提供的信号控制方法中，根据每相目标占空比生成一组驱动信号包括：根据信号频率和目标占空比确定第一驱动信号；确定目标死区时间下与第一驱动信号占空比互补的第二驱动信号，其中，目标死区时间满足以下条件：大于llc谐振变换器的原边mos管的结电容的一次放电时间，且小于llc谐振变换器的谐振电流过零点的时间；由第一驱动信号和第二驱动信号构成一组驱动信号，其中，第一驱动信号和第二驱动信号用于分别驱动llc谐振变换器的原边mos管的一个开关桥臂的两个开关管。
[0074]
需要说明的是，占空比互补是指两个驱动信号的占空比和目标死区时间之和为一个开关周期，也即，两个信号的占空比除去死区时间后保持互补，如图5所示，为一个开关周期下的谐振电流和励磁电流的示意图，在t0时刻，上管q1关断时刻，谐振电流等于i0，下管q2的结电容coss2开始放电，q2漏极-源极电压从vin开始下降；在t1时刻，coss2放电完成时刻，此时q2漏极-源极电压从vin刚好下降到0，满足公式：在t2时刻，谐振电流减小到0。在实现q1管的零点导通功能的情况下，coss2需要完成放电，也即，死区时间要大于t
1-t0；且coss2不能再次充电导致电压升高到0以上，也即，死区时间要小于t
2-t0，因而目标死区td时间范围为t
1-t0＜t
d
＜t
2-t0。
[0075]
此外，还需要说明的是，在目标死区时间下两个驱动信号的占空比互补可以存在多种情况，本申请实施例不限定驱动信号的占空比的具体调节方式。例如，对于目标电流的电流值较大的llc谐振变换器来说，上管对应的第一驱动信号的占空比减小，下管对应的第二驱动信号的占空比增大，第一驱动信号的减小量等于第二信号的占空比的增大量，也即，在同一开关周期下死区时间不变。再例如，对于目标电流的电流值较大的llc谐振变换器来说，第一驱动信号的减小量可以与第二信号的占空比的增大量不同，也即，在同一开关周期下死区时间有所调整。
[0076]
为了维持输出电压的稳定可控，可选地，在本申请实施例提供的信号控制方法中，
该方法还包括：获取谐振转换系统中的变换器模块的输出电压，并将输出电压与预设电压值进行比较，根据比较结果计算得到目标频率；将目标频率确定为第一驱动信号和第二驱动信号的信号频率。
[0077]
需要说明的是，在llc谐振变换器工作的过程中，需要对驱动信号设置合适的频率，采集llc变换器的输出电压vo，将vo与预定的输出电压参考值进行比较，比较结果通过环路计算出目标频率f，并将f确定为驱动信号的信号频率，并采用驱动信号驱动晶体管，从而维持了输出电压的稳定可控。
[0078]
为了消除纹波电流，可选地，在本申请实施例提供的信号控制方法中，至少两组驱动信号之间存在延迟时间，该方法还包括：基于目标频率和并联的llc谐振变换器的个数确定延迟时间。
[0079]
需要说明的是，为了消除llc谐振变换器的纹波电流，每两组驱动信号之间设置延迟时间，具体地，延迟时间td可以为1/2n*f左右，例如，对于两相llc谐振变换器，两组驱动信号之间的延迟时间为1/4*f左右，对于三相llc谐振变换器，每两组驱动信号之间的延迟时间为1/6*f左右，从而使得多相llc谐振变换器的纹波电流相互抵消。
[0080]
通过本申请实施例的方法，实现了减小并联llc谐振变换器的电流不均衡度以及保持原边晶体管的零点导通功能的效果：
[0081]
如表2所示，为采用本实施例的方法对谐振电感偏差5％的ipop型双对称谐振电容半桥llc变换器进行均流的结果：
[0082]
表2谐振电感偏差5％的均流情况
[0083][0084][0085]
进一步地，不进行均流的情况下谐振电感偏差5％的ipop型双对称谐振电容半桥llc变换器的波形如图7所示，采用本实施例的方法对谐振电感偏差5％的的ipop型双对称谐振电容半桥llc变换器进行均流的波形如图8所示，具体地，ipop型双对称谐振电容半桥llc变换器的结构示意图如图1所示。
[0086]
在图7和图8中，vgs1为q1驱动信号的波形，vgs2为q2驱动信号的波形，vgs3为q3驱动信号的波形，vgs4为q4驱动信号的波形，duty1为q1驱动信号占空比，duty2为q2驱动信号占空比，duty3为q3驱动信号占空比，duty4为q4驱动信号占空比。idc_use1和idc_use2分别为llc1和llc2的输入电流idc1和idc2经过滤波后的值。
[0087]
根据对比表1和表2中的数据，对比图7和图8中的波形可知，在不采用均流控制时，输入电流分别为2.854a和2.058a、q1驱动信号、q2驱动信号、q3驱动信号和q4驱动信号的占空比均为47％的情况下，谐振参数lr偏差5％时电流均衡度为16.21％，且无法保证q1和q3的零点导通功能。采用本申请实施例的方法后，在输入电流分别为2.511a和2.347a，根据输入电流处理得到的q1驱动信号的占空比为42％，q2驱动信号的占空比为52％，q3驱动信号
和q3驱动信号占空比均为47％，通过占空比调节，电流均衡度减小到3.38％，而且实现了q1和q3的零点导通功能。
[0088]
此外，为了进一步体现本申请实施例的方法在保证llc谐振变换器的原边mos管的零点导通功能的效果，给出了如图9所示的，相关技术中的对此发波方式下，驱动信号驱动原边mos管时的电流波形图和电压波形图，并给出了如图10所示的，本申请实施例的互补发波方式下，驱动信号驱动原边mos管时的电流波形图和电压波形图。i_q1为图9中流过开关管q1的电流，v_q1为开关管q1的漏极-源极电压，图9是对称发波，在q1导通时刻，i_q1>0，v_q1>0，为硬开关，会产生开关损耗，降低效率；图10是本申请实施例中提出的互补发波，i_q1<0，v_q1＝0，为zvs开通，不会产生开通损耗，通过对比可知，互补发波方式更有利于实现mos管零电压开通，从而降低效率损失和mos管热风险。
[0089]
需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
[0090]
本申请实施例还提供了一种信号控制装置，需要说明的是，本申请实施例的信号控制装置可以用于执行本申请实施例所提供的用于信号控制方法。以下对本申请实施例提供的信号控制装置进行介绍。
[0091]
图11是根据本申请实施例的信号控制装置的示意图。如图11所示，该装置应用于上述任意一种谐振转换系统，包括：第一获取单元10、第一确定单元20和信号生成单元30。
[0092]
具体地，第一获取单元10，用于获取分别流经谐振转换系统中的至少两相llc谐振变换器的目标电流，得到至少两相目标电流。
[0093]
第一确定单元20，用于根据至少两相目标电流确定至少两相目标占空比。
[0094]
信号生成单元30，用于根据每相目标占空比生成一组驱动信号，得到对应至少两相目标占空比的至少两组驱动信号，其中，每组驱动信号中的信号互补，每组驱动信号用于驱动一相llc谐振变换器中的晶体管组。
[0095]
可选地，在本申请实施例提供的信号控制装置中，第一确定单元10包括：比较模块，用于比较至少两相目标电流的电流值，得到比较结果；第一确定模块，用于基于比较结果确定至少两相目标占空比。
[0096]
可选地，在本申请实施例提供的信号控制装置中，信号生成单元30包括：第二确定模块，用于根据信号频率和目标占空比确定第一驱动信号；获取模块，用于确定目标死区时间下与第一驱动信号占空比互补的第二驱动信号，其中，目标死区时间满足以下条件：大于llc谐振变换器的原边mos管的结电容的一次放电时间，且小于llc谐振变换器的谐振电流过零点的时间；第三确定模块，用于由第一驱动信号和第二驱动信号构成一组驱动信号，其中，第一驱动信号和第二驱动信号用于分别驱动llc谐振变换器的原边mos管的一个开关桥臂的两个开关管。
[0097]
可选地，在本申请实施例提供的信号控制装置中，该装置还包括：第二获取单元，用于获取谐振转换系统中的变换器模块的输出电压，并将输出电压与预设电压值进行比较，根据比较结果计算得到目标频率；第二确定单元，用于将目标频率确定为第一驱动信号和第二驱动信号的信号频率。
[0098]
可选地，在本申请实施例提供的信号控制装置中，至少两组驱动信号之间存在延
迟时间，该装置还包括：第三确定单元，用于基于目标频率和并联的llc谐振变换器的个数确定延迟时间。
[0099]
可选地，在本申请实施例提供的信号控制装置中，目标电流至少包括以下之一类型：llc谐振变换器的输入电流、llc谐振变换器的次级电流、llc谐振变换器的输出电流和llc谐振变换器的谐振电流。
[0100]
本申请实施例提供的信号控制装置，通过第一获取单元10，用于获取分别流经谐振转换系统中的至少两相llc谐振变换器的目标电流，得到至少两相目标电流；第一确定单元20，用于根据至少两相目标电流确定至少两相目标占空比；信号生成单元30，用于根据每相目标占空比生成一组驱动信号，得到对应至少两相目标占空比的至少两组驱动信号，其中，每组驱动信号中的信号互补，每组驱动信号用于驱动一相llc谐振变换器中的晶体管组，解决了相关技术中并联llc谐振变换器难以兼顾均流、纹波相消和开关管零点电压开通的问题，通过基于流经变换器模块的目标电流确定互补的驱动信号，并用以驱动晶体管组，进而达到了减小并联llc谐振变换器的电流不均衡度的同时实现mos管的零点电压开通功能的效果。
[0101]
所述信号控制装置包括处理器和存储器，上述第一获取单元10、第一确定单元20和信号生成单元30等均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。
[0102]
处理器中包含内核，由内核去存储器中调取相应的程序单元。内核可以设置一个或以上，通过调整内核参数来解决相关技术中并联llc谐振变换器难以兼顾均流、纹波相消和开关管零点电压开通的问题。
[0103]
存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(ram)和/或非易失性内存等形式，如只读存储器(rom)或闪存(flash ram)，存储器包括至少一个存储芯片。
[0104]
本发明实施例提供了一种存储介质，其上存储有程序，该程序被处理器执行时实现所述信号控制方法。
[0105]
本发明实施例提供了一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行所述信号控制方法。
[0106]
本发明实施例提供了一种设备，设备包括处理器、存储器及存储在存储器上并可在处理器上运行的程序，处理器执行程序时实现以下步骤：获取分别流经谐振转换系统中的至少两相llc谐振变换器的目标电流，得到至少两相目标电流；根据至少两相目标电流确定至少两相目标占空比；根据至少两相目标占空比中的每相目标占空比生成一组驱动信号，得到至少两组驱动信号，其中，每组驱动信号中的信号互补，每组驱动信号用于驱动一相llc谐振变换器中的晶体管组。
[0107]
根据至少两相目标电流确定至少两相目标占空比包括：比较至少两相目标电流的电流值，得到比较结果；基于比较结果确定至少两相目标占空比。
[0108]
根据每相目标占空比生成一组驱动信号包括：根据信号频率和目标占空比确定第一驱动信号；确定目标死区时间下与第一驱动信号占空比互补的第二驱动信号，其中，目标死区时间满足以下条件：大于llc谐振变换器的原边mos管的结电容的一次放电时间，且小于llc谐振变换器的谐振电流过零点的时间；由第一驱动信号和第二驱动信号构成一组驱
动信号，其中，第一驱动信号和第二驱动信号用于分别驱动llc谐振变换器的原边mos管的一个开关桥臂的两个开关管。
[0109]
该方法还包括：获取谐振转换系统中的变换器模块的输出电压，并将输出电压与预设电压值进行比较，根据比较结果计算得到目标频率；将目标频率确定为第一驱动信号和第二驱动信号的信号频率。
[0110]
至少两组驱动信号之间存在延迟时间，该方法还包括：基于目标频率和并联的llc谐振变换器的个数确定延迟时间。
[0111]
目标电流至少包括以下之一类型：llc谐振变换器的输入电流、llc谐振变换器的次级电流、llc谐振变换器的输出电流和llc谐振变换器的谐振电流。本文中的设备可以是服务器、pc、pad、手机等。
[0112]
本申请还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有如下方法步骤的程序：获取分别流经谐振转换系统中的至少两相llc谐振变换器的目标电流，得到至少两相目标电流；根据至少两相目标电流确定至少两相目标占空比；根据至少两相目标占空比中的每相目标占空比生成一组驱动信号，得到至少两组驱动信号，其中，每组驱动信号中的信号互补，每组驱动信号用于驱动一相llc谐振变换器中的晶体管组。
[0113]
根据至少两相目标电流确定至少两相目标占空比包括：比较至少两相目标电流的电流值，得到比较结果；基于比较结果确定至少两相目标占空比。
[0114]
根据每相目标占空比生成一组驱动信号包括：根据信号频率和目标占空比确定第一驱动信号；确定目标死区时间下与第一驱动信号占空比互补的第二驱动信号，其中，目标死区时间满足以下条件：大于llc谐振变换器的原边mos管的结电容的一次放电时间，且小于llc谐振变换器的谐振电流过零点的时间；由第一驱动信号和第二驱动信号构成一组驱动信号，其中，第一驱动信号和第二驱动信号用于分别驱动llc谐振变换器的原边mos管的一个开关桥臂的两个开关管。
[0115]
该方法还包括：获取谐振转换系统中的变换器模块的输出电压，并将输出电压与预设电压值进行比较，根据比较结果计算得到目标频率；将目标频率确定为第一驱动信号和第二驱动信号的信号频率。
[0116]
至少两组驱动信号之间存在延迟时间，该方法还包括：基于目标频率和并联的llc谐振变换器的个数确定延迟时间。
[0117]
目标电流至少包括以下之一类型：llc谐振变换器的输入电流、llc谐振变换器的次级电流、llc谐振变换器的输出电流和llc谐振变换器的谐振电流。
[0118]
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。
[0119]
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序
指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
[0120]
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
[0121]
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
[0122]
在一个典型的配置中，计算设备包括一个或多个处理器(cpu)、输入/输出接口、网络接口和内存。
[0123]
存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(ram)和/或非易失性内存等形式，如只读存储器(rom)或闪存(flash ram)。存储器是计算机可读介质的示例。
[0124]
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(pram)、静态随机存取存储器(sram)、动态随机存取存储器(dram)、其他类型的随机存取存储器(ram)、只读存储器(rom)、电可擦除可编程只读存储器(eeprom)、快闪记忆体或其他内存技术、只读光盘只读存储器(cd-rom)、数字多功能光盘(dvd)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
[0125]
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
[0126]
本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。
[0127]
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。