同步整流电路的制作方法

本说明书涉及同步整流电路。

背景技术：

在各种功率转换系统(诸如ac/dc和dc/dc转换器)中，由控制逻辑驱动的场效应晶体管或fet(例如，mosfet晶体管)可以替代整流器二极管。

该技术(通常被称为同步整流(sr))已被发现改进转换器效率。求助于sr促进在(经整流的)输出电流流经mosfet沟道而非整流二极管的程度上减少传导损耗，同时对应地减少功率损耗。

这样的功率转换器还在同步整流fet未被驱动的情况下继续操作。这是因为整流仍然由内部体二极管(基本上是体到漏极，其中体到源极在这由内部体到源极连接短路的程度上是无关的)来提供。

然而，体二极管(其是大多数fet类型固有的)可能呈现较差性能：当体二极管被正向偏置时合适驱动的(mos)fet可以将系统效率增加大约3％-4％。

技术实现要素：

尽管有该领域中的密集活动，但是进一步改进的解决方案是期望的。实施例可以贡献于提供这样的改进的解决方案。

本说明书涉及同步整流。一个或多个实施例可以例如被应用于各种ac/dc和dc/dc转换器。用于在电子装置的电池充电器、usb功率递送(usb-pd)布置、适配器中使用的转换器是这样的应用的非限制性示例。

一个或多个实施例可以涉及一种对应的装置，例如用电子装置的电池充电器、usb功率递送(usb-pd)布置、适配器等等中的基于mosfet的同步整流器。

一个或多个实施例可以基于如下认识：尽管适合于利用模拟部件(例如，专用ic)来实施，但是以数字形式实施的同步整流促进减少部件的数量，实现设计控制流程的改进的灵活性和对噪声的更高的容忍度。

一个或多个实施例可以利用微控制器(例如，如关于st组的公司可用的stm32微控制器)通过使用仅仅其中的内部外设来实施。

在一个或多个实施例中，一种(内部)比较器可以触发计时器，其转而生成脉宽调制(pwm)信号。比较器可以通过直接存储器访问(dma)沟道来在运行中重新配置以触发pwm关闭(否则可以使用第二内部比较器)。模数转换器(adc)沟道可以用于在pwm关断之后对(mos)fet的漏极至源极电压vd进行采样，之后同步整流(sr)控制逻辑可以通过使用例如数模转换器或dac沟道来改变比较器阈值。

根据一个实施例，提供了一种同步整流电路，其特征在于，被配置为耦合到场效应晶体管，所述场效应晶体管具有源极端子与漏极端子之间的沟道以及体二极管和被配置为控制所述场效应晶体管沟道中的电流流动的栅极端子，其中所述电路包括：感测端子，被配置为感测所述场效应晶体管的漏极至源极电压；驱动端子，被配置为驱动所述场效应晶体管的所述栅极端子以交替地接通和关断所述场效应晶体管以提供所述场效应晶体管沟道中的经整流的电流流动；比较器，耦合到所述感测端子，所述比较器被配置为执行所述场效应晶体管的所述漏极至源极电压与参考阈值的比较并检测所述参考阈值与所述漏极至源极电压的交替向下和向上交叉；以及pwm信号发生器，耦合到所述比较器和所述驱动端子，所述pwm信号发生器被配置为驱动所述场效应晶体管的所述栅极端子以由于由所述漏极至源极电压对所述参考阈值的所述交替向下和向上交叉而接通和关断所述场效应晶体管。

根据一个实施例，提供了一种同步整流电路，其特征在于，所述pwm信号发生器被配置为利用相对于所述参考阈值和所述漏极至源极电压的向下交叉的延迟来接通所述场效应晶体管。

根据一个实施例，提供了一种同步整流电路，其特征在于，所述pwm信号发生器被配置为在超过接通时间下阈值的接通区间内保持所述场效应晶体管接通。

根据一个实施例，提供了一种同步整流电路，其特征在于，还包括耦合到所述pwm信号发生器的采集电路块，其中所述采集电路块对场效应晶体管关断时间敏感，所述采集电路块耦合到所述感测端子并且被配置为利用相对于场效应晶体管关断时间的延迟来感测所述场效应晶体管的所述漏极至源极电压。

根据一个实施例，提供了一种同步整流电路，其特征在于，还包括耦合到所述采集电路块的自适应网络，所述自适应网络被配置为根据在所述采集电路块处利用所述延迟感测的所述场效应晶体管的所述漏极至源极电压来控制所述场效应晶体管关断时间。

根据一个实施例，提供了一种同步整流电路，其特征在于，所述自适应网络被配置为将在所述采集电路块处利用所述延迟感测的所述场效应晶体管的所述漏极至源极电压与采集阈值进行比较，以由于在所述采集电路块处利用所述延迟感测的所述场效应晶体管的所述漏极至源极电压高于所述采集阈值而引起所述场效应晶体管关断时间更早发生。

根据一个实施例，提供了一种同步整流电路，其特征在于，所述自适应网络被配置为将在所述采集电路块处利用所述延迟感测的所述场效应晶体管的所述漏极至源极电压与采集阈值进行比较，以由于在所述采集电路块处利用所述延迟感测的所述场效应晶体管的所述漏极至源极电压低于所述采集阈值而引起所述场效应晶体管关断时间更晚发生。

根据一个实施例，提供了一种同步整流电路，其特征在于，所述自适应网络被布置在所述采集电路块与所述比较器之间，所述自适应网络被配置为根据在所述采集电路块处利用所述延迟感测的所述场效应晶体管的所述漏极至源极电压来改变所述参考阈值。

根据一个实施例，提供了一种同步整流电路，其特征在于，所述电路作为数字控制器操作。

根据一个实施例，提供了一种同步整流电路，包括：整流电路，包括场效应晶体管，所述场效应晶体管具有源极端子与漏极端子之间的沟道和被配置为控制所述沟道中的电流流动的栅极端子；感测端子，被配置为感测所述场效应晶体管的漏极至源极电压；驱动端子，耦合到所述场效应晶体管的所述栅极端子以交替地接通和关断所述场效应晶体管以提供所述场效应晶体管沟道中的经整流的电流流动；比较器电路，耦合到所述感测端子，所述比较器电路被配置为执行所述场效应晶体管的所述漏极至源极电压与参考阈值的比较并检测所述参考阈值与所述漏极至源极电压的交替向下和向上交叉；以及pwm信号发生器，耦合到所述场效应晶体管的所述栅极端子、所述比较器电路和所述驱动端子，所述pwm信号发生器被配置为驱动所述场效应晶体管的所述栅极端子以由于由所述漏极至源极电压对所述参考阈值的所述交替向下和向上交叉而接通和关断所述场效应晶体管。

根据一个实施例，提供了一种同步整流电路，其特征在于，所述整流电路还包括：变压器，具有第一次级绕组端子和第二次级绕组端子，所述第一次级绕组端子耦合到所述场效应晶体管的所述源极；电感器，具有第一端子和第二端子，所述电感器的所述第一端子耦合到所述场效应晶体管的所述漏极；以及电容器，具有第一端子和第二端子，所述电容器的所述第一端子耦合到所述电感器的所述第二端子。

根据一个实施例，提供了一种同步整流电路，其特征在于，还包括耦合到所述变压器的第二场效应晶体管。

根据一个实施例，提供了一种同步整流电路，其特征在于，所述第二场效应晶体管具有耦合到所述第二次级绕组端子和所述电容器的所述第二端子的源极，所述第二场效应晶体管还具有耦合到所述场效应晶体管的所述漏极和所述电感器的所述第一端子的漏极。

根据一个实施例，提供了一种同步整流电路，其特征在于，所述第二场效应晶体管具有耦合到所述第二次级绕组端子的源极和耦合到所述场效应晶体管的所述漏极和所述电感器的所述第一端子的漏极，其中所述电容器的所述第二端子被耦合到所述场效应晶体管的所述源极和所述第一次级绕组端子。

根据一个实施例，提供了一种同步整流电路，其特征在于，所述比较器电路包括单个比较器，并且所述参考阈值包括单个阈值。

根据一个实施例，提供了一种同步整流电路，其特征在于，所述参考阈值呈现基于所述场效应晶体管的所述接通和所述关断的迟滞特性。

根据一个实施例，提供了一种同步整流电路，其特征在于，所述比较器电路包括耦合到所述参考阈值的两个比较器。

根据一个实施例，提供了一种同步整流电路，其特征在于，所述比较器电路包括第一比较器和第二比较器，所述第一比较器耦合到所述参考阈值，并且所述第二比较器耦合到第二参考阈值。

根据一个实施例，提供了一种同步整流电路，其特征在于，还包括耦合到所述pwm信号发生器的采集电路块，其中所述采集电路块对场效应晶体管关断时间敏感，所述采集电路块耦合到所述感测端子并且被配置为利用相对于场效应晶体管关断时间的延迟来感测所述场效应晶体管的所述漏极至源极电压。

根据一个实施例，提供了一种同步整流电路，其特征在于，还包括耦合到所述采集电路块的自适应网络，所述自适应网络被配置为根据在所述采集电路块处利用所述延迟感测的所述场效应晶体管的所述漏极至源极电压来控制所述场效应晶体管关断时间。

附图说明

现在将参考附图仅通过举例的方式描述一个或多个实施例，其中：

图1包括两个部分，图1a和图1b，并且表示利用借助于诸如mosfet的场效应晶体管(fet)的同步整流对二极管整流的可能替代，

图2是利用fet的同步整流中可能涉及的某些信号的时间图示例，

图3是实施例的可能使用情境的框图示例。

图4和图5是利用fet的同步整流中可能涉及的某些信号的另外的时间图示例，以及

图6是实施例的可能操作的流程图示例。

具体实施方式

在接下来的描述中，说明了一个或多个具体细节，旨在提供对本说明书的实施例的示例的深入理解。实施例可以在没有具体细节中的一个或多个或者具有其他方法、部件、材料等等的情况下来获得。在其他情况下，已知的结构、材料或操作未被详细说明或描述使得实施例的某些方面将不被模糊。

对本说明书的框架中的“实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置、结构、或特性被包括在至少一个实施例中。因此，诸如可以存在于本说明书的一个或多个点中的“在实施例中”或“在一个实施例中”的词语不一定是指同一个实施例。此外，在一个或多个实施例中可以以任何适当的方式来组合特定构形、结构或特性。

本文中使用的标记仅仅为方便起见被提供并且因此不限制保护范围或实施例的范围。

如所指出的，在各种功率转换系统(诸如ac/dc和dc/dc转换器)中，由控制逻辑驱动的场效应晶体管(即，fet)(例如，mosfet晶体管)可以替代整流器二极管。该技术(通常被称为同步整流(sr))已被发现改进转换器效率。

图1a和图1b是在整流器电路的框架内利用图1b中的相应的对应fet(例如，mosfet晶体管)f1和f2替代一个或多个整流二极管(例如，图1a中的两个整流二极管d1、d2)的可能的示例。

这可以例如在变压器t的次级侧处发生，其中mosfet晶体管f1和f2在控制电路cu的控制下被交替地接通(即，使其导电)和关断(即，使其不导电)使得(经整流的)电流可以在mosfet晶体管f1和f2的沟道中流动。

图1中的整流器电路架构包括耦合到变压器t的次级绕组并且具有级联到其的适合于将(经整流的)电压信号vout提供到负载l的rc低通滤波器的两个二极管d1、d2(图1a)或两个mosfet晶体管f1、f2(图1b)。

将认识到，图1中的整流器电路架构仅仅是sr可以被应用到的各种各样的整流器电路的示例。因此，图1的电路架构(即使间接地)不应被理解为限制实施例的范围。

一个或多个实施例可以包括适合于耦合到场效应晶体管(例如，图2中的f1和f2)的(数字)控制器电路。

诸如mosfet的常规场效应晶体管(fet)包括源极端子与漏极端子之间的沟道以及体二极管和被配置为控制场效应晶体管沟道中的电流流动的栅极端子。

如所指出的，通过求助于sr，可以由于输出电流iout流经(mos)fet沟道而非整流二极管而减少传导损耗，使得功率损耗从plossdiode＝vd·iout(其中vd是跨二极管的电压降)降低到plossmcsfet＝rdoon·iout²(其中，rdson是“接通”或导电状态中的漏源极电阻)，其对于srmosfet而言可以(非常)低。

如类似地指出的，这样的功率还在同步整流fet未被驱动的情况下继续操作。这是因为整流仍然由内部体二极管来提供，然而，内部体二极管可能呈现较差性能：当体二极管被正向偏置时合适驱动这样的mosfet可以将系统效率增加大约3％-4％。

使用fet(在下文中为简单起见将主要参考mosfet)的同步整流(sr)的潜在问题是检测mosfet体二极管导电以便能够以快速且可靠的方式关断mosfet沟道，因此避免电流反向，其可能引起mosfet故障。

这可以例如应用于其中数字控制器不具有关于二极管导电(例如，因为功率转换器由另一ic驱动)的先前信息的那些系统。为了提高系统的效率，控制逻辑应当期望地能够例如经由自适应sr驱动逐渐地减少mosfet体二极管的导电时间。

观察到，可以设想到其中srmosfet的漏源极vds可以被感测以通过使用额外硬件(例如，比较器等等)来检测体二极管导电以测量导电时间的数字解决方案。基于该措施，pwm“接通”时间的持续时间可以被调节以避免在二极管导电时间骤变的情况下的快速关断机制。这样的实施方式可以求助于例如其中接通时间对数字控制器可以已知的那些拓扑(例如，llc转换器)中。

一个或多个实施例可以依赖mosfet接通和关断机制，其中(仅仅)数字控制器的内部资源可以用于检测诸如mosfet的fet的体二极管的导电的开始和结束并且因此驱动fet。这可以促进执行自适应sr算法，其以简单且可靠的方式提高转换器的效率。

如图2的图中例示的，漏极至源极电压vds(可能调节的，例如转换到数字，如期望的，以本身已知的方式)可以被感测并且发送到(例如，控制器cd内部的)比较器并且与由控制器设置的阈值vth_on_off进行比较。

这可以在如图3中例示的电路的框架内发生。

示出了耦合到包括诸如mosfet晶体管的一个或多个srfet的整流器布置的功率转换器cp的数字控制器cd。

如所指出的，一个或多个实施例可以被应用到采用同步整流的各种各样的整流器电路。

出于这个原因，图3为简单期间参考转换器电路块cp，其可以包括一个或多个整流fet，其vds电压可以在经由被应用到fet栅极的pwm信号控制fet沟道中的电流传导的情况下来感测。在图1b中示出了这样的转换器电路块cp的示例。

为简单起见，图3参考单个fet，其vds电压经由在数字控制器cd的感测节点10处的常规电压传感器vs来感测并且其中fet沟道中的电流传导可以经由通过数字控制器cd的驱动节点12被应用到fet栅极的pwm信号来控制。

为方便说明，将假设pwm信号的“高”状态旨在引起fet导电(接通)并且pwm信号的“低”状态旨在引起fet不导电(关断)。当然，采用这样的选项不是强制性的。

图3图示了控制器cd中的(数字)比较器14，其中，如下文中所讨论的，在节点10处感测的漏极至源极电压vds与参考阈值(例如，vth_on_off)进行比较，在14处的比较的结果用于驱动具有耦合到驱动节点12的控制fet沟道中的(经整流的)电流流动(isr)的输出的pwm发生器块16。

在一个或多个实施例中，在比较器14处的vds的上升沿和下降沿(即由vds对比较器14的(一个或多个)阈值的交叉)可以用于触发pwm发生器块16在节点12处生成用于驱动转换器cp中的fet的pwm信号。

例如，如图2中例示的，当电压vds下降到低于比较器14的阈值(在比较器输出处的下降沿，参见图2中的点a，其指示体二极管导电)时，pwm发生器块16(其可以包括计时器)在编程的延迟(接通延迟tod)之后被触发以生成pwm信号，其被指代为pwm_sr(例如，“高”)。

信号pwm_sr在最小接通时间(比较器bt的空白窗口)内被保持高电平以避免错误触发。

由于vds再次上升到高于阈值(比较器输出处的上升沿，参见图2中的点b，其意指体二极管将要被反向偏置)，比较器输出在相对于pwm信号的正常脉冲持续时间np更早的比较器触发时间ct处经由块16触发pwm信号pwm_sr的关闭(参见图2左边)。

在点a和b处的体二极管导电的区间被指示为dc(体二极管导电)。

将认识到，在一个或多个实施例中，各种选项可以被求助以便促进这种类型的操作。

例如，具有单个阈值的单个比较器可以用于被配置为交替地接通和关断pwm信号的比较器。(可能可编程的)迟滞可以存在并且保持在低水平以便促进在期望阈值处切换。避免不期望的骤然切换可以通过先前讨论的空白窗口特征bt来促进。

在一个或多个实施例中，具有单个阈值的两个比较器可以被使用，使得相同阈值可以用于(由第一比较器触发的)接通和(由第二比较器触发的)关断，使得不需要重新配置。

在一个或多个实施例中，具有两个(不同)阈值的两个比较器可以被使用，使得第一阈值可以用于接通并且第二(可变的)阈值可以用于关断。

在示例性实施例的该描述中，单个(自适应)阈值vth_on_off将被考虑以便使展示更简单并促进对实施例的理解。

图4(其中如结合图2已经讨论的实体的实体利用类似的标记来指示(为简洁将不在此重复相关描述))示出了如果pwm信号pwm_sr被太早关断，则通过fet的(仍然)正向的电流isr将引起不可忽略的体二极管导电(dc，图4的右边)。这暗示低转换器效率，使得sr的益处至少部分地丧失。

图5(其中如结合图2和图4已经讨论的实体的实体利用类似的标记来指示(为简洁将不在此重复相关描述))示出了如果相反地，pwm信号pwm_sr被太晚关断，则fet将甚至在二极管反向偏置的情况下被强制导电(dc，图5的右边)并且接踵而至的负向电流isr可以损坏mosfet并导致其故障。

此外，在fet关断之后，vds的电压振荡可以强制体二极管再次导电，由此产生不期望的接通：参考图5中的uto。比较器14可以被再次触发以生成不期望的pwm信号pwm_sr(图5右下)，从而丧失效率并在最小“接通”时间内保持pet接通。

一个或多个实施例可以因此采用自适应sr控制逻辑，其通过使比较器阈值vth_on_off自适应来促进减少体二极管导电时间。

一个或多个实施例可以因此检查比较器14的阈值(vth_on_off)是否被良好调谐。这可以通过利用与使用先前阈值的pwm关断的可编程采样延迟sd对电压vds进行采样并将其与固定值进行比较来发生。

模数转换器(adc)沟道可以用于在pwm关断(图4和图5中指示为ct的时间)之后对(mos)fet的漏极至源极电压vds(例如，在图4和图5中的时间t-adc处)进行采样并且同步整流sr控制逻辑可以通过使用例如数模转换器或dac沟道来改变比较器14中的(一个或多个)阈值。

编程的延迟促进实现其中(mos)fet被完全关断的条件，因为其可以考虑由栅极驱动器引入的关断延迟和传播延迟两者(两个延迟都可以是已知的并且不随时间变化)。

被发现为低于预设阈值(参见图4的右边)的由此获得的值意指mosfet体二极管仍然导电并且pwm被关断太早，因为mosfet上的电压降等于体二极管的正向电压。在这种情况下，比较器14的阈值可以被增大以实现稍后的(延迟的)mosfet关断。

否则，获取的值高于预设阈值(参见图5的右边)表明mosfet可能已经甚至在反向电流的情况下“强制”导电并且pwm被关断太晚。这可以与如下事实有关：二极管导电的小安全区间(vds波形中的小凹口)不存在并且vds上升(太)块。在这种情况下，比较器的阈值可以被减小以更早关断mosfet。

距pwm关断(图2、4和5中的计时器ct)的采样延迟也给出该安全体二极管导电区间的持续时间。

在图3的框图中，标记18指代通过由pwm发生器16提供的信号(经由线t)触发以提供在输入节点10处的信号vds的延迟的采集的电路块。

标记20指代协同延迟的采集块18和(自适应地)控制比较器14的(一个或多个)阈值的电路块22作用的自适应sr逻辑。

在一个或多个实施例中，比较器14的阈值可以在取决于感测电路的特性的期望范围[compthmin；compthmax]内被增大和减小并且可以利用一些测量结果来获取。

小电容器可以被添加在感测电路vs中以减少感测相关联的波形中的vds的斜率并获得更好阈值调节。

图6的流程图是可以在每个mosfet关断处或以较低频率(在后一种情况下，(一个或多个)比较器阈值在多个pwm周期内被保持恒定)执行的自适应同步整流(sr)流程的示例。

图6的流程图中的框100表示mosfet关断，其由于例如在比较器14中将针对vds的(有条件的)感测的值与“先前”阈值进行比较而被触发。

框102是在将固定延迟(例如，t-adc)添加到fet关断时间cta当作开始时间之后采样的vds的示例。该操作可以甚至在不求助于软件指令的情况下以自动方式在数字控制器(例如，如关于st组的公司可用的stm32微控制器)中发生。

例如(根据控制器的类型)从(外部)事件(诸如，比较器触发控制器的内部计时器)开始添加特定(预定)延迟的可能性存在。

计时器可以与用于在高级微控制器(例如stm32f334中所谓的“自动延迟模式”)中生成pwm信号(pwm发生器框16)的计时器相同。

备选地，可以使用开始在触发事件(例如，pwm信号的下降沿)处进行计数的另一计时器。

如果微控制器不包括内部触发连接，则可以使用与pwm信号耦合的微控制器的另一管脚并且在下降沿处开始另一计时器(参见例如图3的线t)。

由于计时器达到特定计数值(即，在t-adc已经经过之后)，触发(采样)adc。

在一个或多个实施例中，比较器触发可以被存储在寄存器中的计时器中(例如，微控制器的存储器中)。

利用从期望时间触发的adc接收的测量结果，在框104中，可以做出关于采样的vds是否高于预设期望值(例如，vds_th)的检查。

如果在104处的检查得到肯定结果(y)，则针对比较器14中的阈值(例如，vth_on_off)的减小的值在106处被计算并且在108处执行关于由此计算的(尚未设置的)该值是否低于最小相应值(例如，compthmin)的检查。

如果在108处的检查得到肯定结果(y)，则最小值被选择用于(一个或多个)比较器阈值。

如果在104处的检查得到否定结果(n)，则针对比较器14中的阈值(例如，vth_on_off)的增大的值在112处被计算并且在1114处执行关于由此计算的(尚未设置的)该值是否高于最大相应值(例如，compthmax)的检查。

如果在114处的检查得到肯定结果(y)，则最大值被选择用于(一个或多个)比较器阈值。

从以下项中的任何一项开始：

框110；

在108处的检查的否定结果(n)；

框116；

在114处的检查的否定结果(n)；

针对比较器的阈值(例如，vth_on_off)的(新)值可以在118处被设置，如由这些先前动作所指示的。

在一个或多个实施例中，一种电路可以包括被配置用于耦合到场效应晶体管(例如，如包括在图3中的cp中的)的控制器(例如，cd)，场效应晶体管具有源极端子与漏极端子之间的场效应晶体管沟道以及体二极管和被配置为控制场效应晶体管沟道中的电流流动的栅极端子。控制器可以包括感测端口(例如，10)、比较器(例如，14)以及pwm信号发生器(例如，16)。

感测端子(例如，节点10)被配置为感测(例如，vs)场效应晶体管的漏极至源极电压(例如，vds)以及被配置为驱动场效应晶体管的栅极端子以交替地接通和关断场效应晶体管以提供场效应晶体管的沟道中的经整流的电流流动的驱动端子(例如，节点12)。

比较器(例如，14)耦合到感测端口。比较器被配置为执行场效应晶体管的漏极至源极电压与至少一个参考阈值的比较(例如，vth_on_off：如所指出的，为简单起见讨论单个阈值)并且检测由漏极至源极电压对至少一个参考阈值的交替向下(例如，a)和向上(例如，b)交叉。

pwm信号发生器(例如，16)耦合到比较器电路和驱动端子。pwm信号发生器被配置为驱动(例如，pwm_sr)场效应晶体管的栅极端子由于由漏极至源极电压对至少一个参考阈值的交替向下和向上交叉而接通和关断场效应晶体管。

在一个或多个实施例中，pwm信号发生器可以被配置为利用相对于由漏极至源极电压对至少一个参考阈值的相应交叉的特定延迟(例如，tod)来接通场效应晶体管。

在一个或多个实施例中，pwm信号发生器可以被配置为在超过接通时间下阈值(例如，bt)的接通区间内保持场效应晶体管接通。

一个或多个实施例可以包括采集电路块(例如，18)和自适应网络(例如，20、22)。采集电路块(例如，18)(例如，在t处)耦合到控制器中的pwm信号发生器。采集电路块对场效应晶体管关断时间(例如，ct)敏感，采集电路块耦合到感测端口并被配置为在采集电路块处利用相对于场效应晶体管关断时间的特定延迟(例如，t-adc)感测的场效应晶体管的漏极至源极电压。自适应网络(例如，20、22)耦合到控制器中的采集控制块。自适应网络被配置为根据在采集电路块处利用特定延迟感测的场效应晶体管的漏极至源极电压来控制场效应晶体管关断时间。

一个或多个实施例可以包括自适应网络，该自适应网络被配置为将在采集电路块处利用特定延迟(t-adc)感测的场效应晶体管的漏极至源极电压(vds)与采集阈值(例如，vds_th)进行比较(图6中的104)并且由于在采集电路块处利用特定延迟感测的场效应晶体管的漏极至源极电压低于或高于采集阈值而引起场效应晶体管关断时间(例如，由于比较器14中的阈值的变化)更晚或更早发生。

在一个或多个实施例中，自适应网络可以被布置在采集电路块与比较器中间，自适应网络被配置为根据在采集电路块处利用特定延迟感测的场效应晶体管的漏极至源极电压来改变(参见，例如图6中的100至118)至少一个参考阈值。

在一个或多个实施例中，控制器可以包括数字控制器。

在一个或多个实施例中，一种装置(诸如例如用于在电子装置中的电池充电器、usb功率递送(usb-pd)布置、适配器等等中使用的转换器)可以包括整流网络(例如，图1中的t、l、c、f1、f2)，该整流网络包括具有源极端子与漏极端子之间的场效应晶体管沟道以及体二极管和被配置为控制场效应晶体管沟道中的电流流动的栅极端子的至少一个场效应晶体管。装置还包括根据一个或多个实施例的电路，其具有：感测端口，其耦合到至少一个场效应晶体管并被配置为(例如，vs)感测至少一个场效应晶体管的漏极至源极电压；以及驱动端子，其耦合到至少一个场效应晶体管的栅极端子以交替地接通和关断至少一个场效应晶体管以提供其沟道中的经整流的电流流动。

在一个或多个实施例中，一种驱动场效应晶体管的方法具有源极端子与漏极端子之间的场效应晶体管沟道以及体二极管和被配置为控制场效应晶体管沟道中的电流流动的栅极端子。该方法可以包括：感测场效应晶体管的漏极至源极电压并且驱动场效应晶体管的栅极端子以交替地接通和关断场效应晶体管以提供场效应晶体管的沟道中的经整流的电流流动，执行场效应晶体管的漏极至源极电压与至少一个参考阈值的比较并且检测由漏极至源极电压对至少一个参考阈值的交替向下和向上交叉，并且通过由于由漏极至源极电压对至少一个参考阈值的交替向下和向上交叉而接通和关断场效应晶体管来驱动场效应晶体管的栅极端子。

在不损害潜在原理的情况下，细节和实施例可以甚至显著地关于仅通过举例的方式描述的内容改变，而不脱离保护范围。

保护范围由随附权利要求书确定。