负载过载阶梯递增延时保护电路的制作方法

本发明涉及不间断电源、逆变器应用技术领域，特别是涉及一种负载过载阶梯递增延时保护电路。

背景技术：

目前，不间断电源(ups)/逆变器系统采用的过载延时保护电路通常由单片机或dsp等处理芯片及其外围电路组成，其主要是通过处理芯片中的软件程序来实现不间断电源(ups)/逆变器系统的过载延时保护。然而，这种依赖于软件控制的过载延时保护电路其成本较高且可靠性较低。

技术实现要素：

本发明要解决的技术问题是提供一种成本低、可靠性高的负载过载阶梯递增延时保护电路。

为实现本发明的目的，本发明采用如下技术方案：

一种负载过载阶梯递增延时保护电路，应用于ups系统或逆变器系统，包括整形电路、第一比较电路、第二比较电路、异或门电路、触发计时电路、复位计时电路和过载保护电路，所述触发计时电路包括单稳态触发器u1，所述复位计时电路包括d型触发器u2，其中，

所述整形电路的输出端分别与所述第一比较电路的输入端、所述第二比较电路的输入端相连，所述第一比较电路的输出端分别与所述异或门电路的输入端、所述d型触发器u2的reset端、所述单稳态触发器u1的a0端相连；所述第二比较电路的输出端与所述d型触发器u2的set端相连；

所述单稳态触发器u1的端与所述d型触发器u2的clk端相连，所述异或门电路的输出端与所述单稳态触发器u1的cd端相连，所述d型触发器u2的q端与所述过载保护电路的输入端相连，所述过载保护电路的输出端输出的信号用于控制所述ups系统/逆变器系统的工作状态。

相比于传统的过载延时保护电路，本申请提供的负载过载阶梯递增延时保护电路通过延时电路来控制ups系统或逆变器系统，减少设备运行故障，同时兼顾负载的短时突变；且采用纯模拟器件，参数便于修改，成本低，通用性强。

在其中一个实施例中，所述整形电路包括整流桥堆和分压电路，所述分压电路包括电阻r1、电阻r2、电阻r3、电容c1和二极管d1，所述整流桥堆的正电输出端分别与所述电阻r1的第一端、所述电阻r3的第一端相连，所述整流桥堆的负电输出端与所述电阻r3的第二端接地；所述电阻r1的第二端通过所述二极管d1同时与所述电阻r2的第一端、所述电容c1的第一端相连，所述电阻r2的第二端与所述电容c1的第二端接地。

在其中一个实施例中，所述第二比较电路包括电阻r4、电阻r5、电阻r6、电容c2和比较器u3，所述比较器u3的正相输入端与所述电容c1的第一端相连；所述比较器u3的负相输入端同时与所述电阻r4的第一端、所述电阻r5的第一端、所述电容c2的第一端相连，所述电阻r5的第二端与电源正极相连，所述电阻r4的第二端与所述电容c2的第二端接地；所述比较器u3的输出端分别与所述电阻r6的第一端、所述d型触发器u2的set端相连，所述电阻r6的第二端与电源正极相连。

在其中一个实施例中，所述第一比较电路包括电阻r7、电阻r8、电阻r9、电阻r10和比较器u4，所述比较器u4的负相输入端与所述电容c1的第一端相连；所述比较器u4的正相输入端分别与所述电阻r7的第一端、所述电阻r8的第一端、所述电阻r9的第一端相连，所述电阻r8的第二端分别与所述电阻r10的第一端、所述比较器u4的输出端、所述d型触发器u2的reset端相连，所述电阻r7的第二端接地，所述电阻r9的第二端与所述电阻r10的第二端与电源正极相连。

在其中一个实施例中，所述异或门电路包括异或门芯片u5、电阻r11、电阻r12、二极管d2、电容c3和电容c4，所述异或门芯片u5的第一输入端接电源正极；所述异或门芯片u5的第二输入端与比较器u4的输出端相连；所述异或门芯片u5的输出端分别与所述电容c3的第一端、所述电阻r12的第一端相连，所述电容c3的第二端同时与所述电阻r11的第一端、所述二极管d2的正极、所述单稳态触发器u1的cd端相连，所述电阻r11的第二端和所述二极管d2的负极分别与电源正极相连，所述电阻r12的第二端通过所述电容c4接地。

在其中一个实施例中，所述过载保护电路包括电阻r13、电阻r14、电阻r15、二极管d3、电容c5、电容c6、稳压二极管zd1和三极管q1，所述电阻r13的第一端与所述d型触发器u2的q端相连，所述电阻r13的第二端分别与所述电容c5的第一端、所述稳压二极管zd1的负极相连，所述稳压二极管zd1的正极分别与所述电阻r14的第一端、所述三极管q1的基极相连，所述三极管q1的集电极同时与所述二极管d3的正极、所述电阻r15的第一端相连，所述二极管d3的负极和所述电阻r15的第二端与电源正极相连，所述电容c6的第一端与所述电阻r15的第一端相连，所述电容c5的第二端、所述电容c6的第二端、所述三极管q1的发射极和所述电阻r14的第二端均接地，且所述电阻r15的第一端输出的信号用于控制所述ups系统/逆变器系统的工作状态。

在其中一个实施例中，所述触发计时电路还包括二极管d4、电阻r16、电阻r17和电容c7，所述电阻r16的第一端与所述单稳态触发器u1的t2端相连，所述电阻r16的第二端分别与所述二极管d4的正极、所述电阻r17的第一端、所述电容c7的第一端相连，所述二极管d4的负极和所述电阻r17的第二端均与电源正极相连，所述电容c7的第二端接地。

在其中一个实施例中，所述单稳态触发器u1采用型号为cd4538bn的单稳态触发器，所述d型触发器u2采用型号为cd4013的d型触发器。

附图说明

图1为一实施例中负载过载阶梯递增延时保护电路的结构示意图；

图2为一实施例中负载过载阶梯递增延时保护电路的电路原理示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。

参见图1和图2，本实施例提供了一种负载过载阶梯递增延时保护电路，应用于ups系统或逆变器系统，包括整形电路100、第一比较电路200、第二比较电路300、异或门电路400、触发计时电路500、复位计时电路600和过载保护电路700，触发计时电路500包括单稳态触发器u1，复位计时电路600包括d型触发器u2，其中，

整形电路100的输出端分别与第一比较电路200的输入端、第二比较电路300的输入端相连，第一比较电路200的输出端分别与异或门电路400的输入端、d型触发器u2的reset端、单稳态触发器u1的a0端相连；第二比较电路300的输出端与d型触发器u2的set端相连；

单稳态触发器u1的端与d型触发器u2的clk端相连，异或门电路400的输出端与单稳态触发器u1的cd端相连，d型触发器u2的q端与过载保护电路700的输入端相连，过载保护电路700的输出端输出的信号用于控制ups系统/逆变器系统的工作状态。

在本实施例中，整形电路100可包括整流桥堆(二极管d5～d8)和分压电路，其中，分压电路可包括电阻r1、电阻r2、电阻r3、电容c1和二极管d1，整流桥堆的正电输出端分别与电阻r1的第一端、电阻r3的第一端相连，整流桥堆的负电输出端与电阻r3的第二端接地；电阻r1的第二端通过二极管d1同时与电阻r2的第一端、电容c1的第一端相连，电阻r2的第二端与电容c1的第二端接地。

在本实施例中，第二比较电路300可包括电阻r4、电阻r5、电阻r6、电容c2和比较器u3，比较器u3的正相输入端与电容c1的第一端相连；比较器u3的负相输入端同时与所述电阻r4的第一端、电阻r5的第一端、电容c2的第一端相连，电阻r5的第二端与12v电源正极相连，电阻r4的第二端与电容c2的第二端接地；比较器u3的输出端分别与电阻r6的第一端、d型触发器u2的set端相连，电阻r6的第二端与12v电源正极相连。

在本实施例中，第一比较电路100可包括电阻r7、电阻r8、电阻r9、电阻r10和比较器u4，比较器u4的负相输入端与电容c1的第一端相连；比较器u4的正相输入端分别与电阻r7的第一端、电阻r8的第一端、电阻r9的第一端相连，电阻r8的第二端分别与电阻r10的第一端、比较器u4的输出端、d型触发器u2的reset端相连，电阻r7的第二端接地，电阻r9的第二端与电阻r10的第二端与12v电源正极相连。

在本实施例中，异或门电路400可包括异或门芯片u5、电阻r11、电阻r12、二极管d2、电容c3和电容c4，异或门芯片u5的第一输入端接12v电源正极；异或门芯片u5的第二输入端与比较器u4的输出端相连；异或门芯片u5的输出端分别与电容c3的第一端、电阻r12的第一端相连，电容c3的第二端同时与电阻r11的第一端、二极管d2的正极、单稳态触发器u1的cd端相连，电阻r11的第二端和二极管d2的负极分别与12v电源正极相连，电阻r12的第二端通过电容c4接地。

在本实施例中，过载保护电路可包括电阻r13、电阻r14、电阻r15、二极管d3、电容c5、电容c6、稳压二极管zd1和三极管q1，电阻r13的第一端与d型触发器u2的q端相连，电阻r13的第二端分别与电容c5的第一端、稳压二极管zd1的负极相连，稳压二极管zd1的正极分别与电阻r14的第一端、三极管q1的基极相连，三极管q1的集电极同时与二极管d3的正极、电阻r15的第一端相连，二极管d3的负极和电阻r15的第二端与电源正极相连，电容c6的第一端与电阻r15的第一端相连，电容c5的第二端、电容c6的第二端、三极管q1的发射极和电阻r14的第二端均接地，且电阻r15的第一端输出的信号用于控制ups系统/逆变器系统的工作状态。

在本实施例中，触发计时电路500还可包括二极管d4、电阻r16、电阻r17和电容c7，电阻r16的第一端与单稳态触发器u1的t2端相连，电阻r16的第二端分别与二极管d4的正极、电阻r17的第一端、电容c7的第一端相连，二极管d4的负极和电阻r17的第二端均与电源正极相连，电容c7的第二端接地。

具体地，单稳态触发器u1可采用型号为cd4538bn的单稳态触发器，d型触发器u2可采用型号为cd4013的d型触发器。

本实施例提供的负载过载阶梯递增延时保护电路的工作原理为：

参见图2，当ups系统/逆变器系统输出过载时，负载端的电流信号送入cn1，再经整流桥堆(二极管d5～d8)整流后加在电阻r3两端，形成一个与负载电流等比例的电压信号v1，更改电阻r3大小可改变此电压，适用于不同功率ups系统/逆变器系统的过载修改。具体地，电阻r3可以采用滑动变阻器。

整形得到的电压信号v1经电阻r1/电阻r2/二极管d1分压及电容c1滤波后产生两路信号，一路送至比较器u4的第8脚，另一路送至比较器u3的第11脚，分别形成两个电压比较器(对应第一阶段(105％～150％过载的电流值)和第二阶段(＞150％过载的电流值))。

当ups系统/逆变器系统过载时，即负载超过105％过载的电流值，比较器u3的第8脚电压高于第9脚的电压，使得其14脚输出低电平，将d型触发器u2复位；同时其14脚输出的低电平又送至单稳态触发器u1的第5脚(a0端)；异或门u4的第1脚和其第2脚电位不一致，使得其第3脚的输出变为高电平，经电容c3将触发脉冲送至单稳态触发器u1的第3脚(cd端)，改触发器复位；单稳态触发器u1在其第5脚(a0端)的共同作用下，此触发器开始工作，该触发器的外接r/c为电阻r17和电容c7，此时电阻r17给电容c7充电，充电时间即为第一阶段过载时间，充电完成后，该触发器翻转，其第7脚(端)输出高电平，送入d型触发器u2的第3脚(clk端)，d型触发器u2的第1脚(q端)输出高电平，经电阻r13和电容c5组成的rc滤波后，击穿稳压二极管zd1，使得三极管q1导通，将inv-off信号拉至低电平，关闭ups系统/逆变器系统。

当负载超过150％过载的电流值，比较器u3的第11脚高于其第10脚，使得其13脚输出高电平，将d型触发器u1置位翻转，d型触发器u2的第1脚(q端)输出高电平，将inv-off信号拉至低电平，ups系统/逆变器系统将立即进入自动关机状态，以防损坏功率管或igbt。

相比于传统的过载延时保护电路，本申请提供的负载过载阶梯递增延时保护电路通过延时电路来控制ups系统或逆变器系统，减少设备运行故障，同时兼顾负载的短时突变；且采用纯模拟器件，参数便于修改，成本低，通用性强。

需要说明的是，本实施例提供的负载过载阶梯递增延时保护电路，不管ups系统/逆变器系统直接过载超过150％过载的电流值，还是从120％过载的电流值上升至超过150％过载的电流值，电路均可按此逻辑工作。

如果ups系统/逆变器系统仅短时在第一阶段过载(105％～150％区间)，单稳态触发器u1开始计时工作后，过载取消，比较器u4的第14脚输出变为高电平，单稳态触发器u1复位，ups系统/逆变器系统正常工作不受影响。

如果需要再增加一阶段过载设置，可同理增加一路该电路，电路间相互不影响。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。