一种自适应的准谐振检测电路及方法与流程

本发明涉及有源钳位反激变换器设计领域，特别涉及非互补有源钳位反激变换器中钳位管的波谷开通控制方法及自适应的准谐振检测电路。

背景技术：

反激变换器拓扑因其结构简单、成本较低，被广泛地应用于隔离型功率变换器中。然而，随着市场对变换器小型化、高功率密度的要求，传统的反激变换器拓扑已经难以满足需求。有源钳位反激变换器上世纪80年代被提出，但由于工艺成本的考虑，一直未进入真正的产品化阶段。现在，随着第三代半导体功率器件及小型变压器的工艺成熟，有源钳位反激变换器迅速走向市场。

如图1，为典型的有源钳位反激变换器拓扑。增加钳位管q2、钳位电容ca，替换常规rcd吸收网络，既可消除变压器t在消磁阶段由漏感lk产生的高频、高幅值谐振尖峰，优化emi；又可以将漏感的能量储存在钳位电容中，于钳位管导通的后半段将此能量泄放，通过变压器原边绕组电感lm回收到输入端母线电容中，消除rcd吸收网络的损耗；同时，通过主控芯片10控制主功率管q1在钳位管q2关断后隔一个死区时间再开通，实现主功率管q1的软开关(zvs，zerovoltageswitch)，减小了主功率管q1的开关损耗及开关节点电容放电的损耗。

以上，为常规的工作于互补模式的有源钳位反激变换器工作原理，所谓互补模式是指主功率管q1的驱动信号gl和钳位管q2的驱动信号gh互补输出，只间隔很小的死区时间。相比于互补模式，非互补的工作模式在小功率等级更有优势，也更好控制。如图2，为非互补模式典型的关键信号波形图。vds为开关节点(即主功率管q1的漏极)电压波形，vc-vds为钳位管q2漏源极电压差波形，ilm为变压器原边电感lm的电流波形，dh为主控芯片输出至半桥驱动芯片(见图1中20模块)输入端的钳位管q2的驱动信号波形，gh为dh经过半桥驱动芯片输出到钳位管q2栅极的实际驱动信号波形，gl为主控芯片10输出到主功率管q1栅极的驱动信号波形。由于钳位管q2的源极电压为浮动电平，且电压很高，所以一般需要专用的半桥驱动芯片20将驱动电平上举至浮动电平实现钳位管q2的有效驱动。从图2波形上可以看出，经过半桥驱动芯片20，主控芯片10输出的钳位管驱动信号dh和实际的驱动信号gh之间发生延时，如图中tdr和tdf所示。其中，tdr表示上升沿延时，tdf表示下降沿延时。图中示出三个开关周期，每个周期的钳位管q2开通时刻都不同；第二个周期中，钳位管q2在其漏源极电压差谐振至谷底的时刻开通，开关损耗最小，电应力也最小。

为了使得变换器的整体效率最优化，应该检测出主功率管q1的开关节点电压谐振至波峰的时刻(对应钳位管q2漏源极电压差的波谷)，输出钳位管实际驱动信号gh。关于钳位管q2漏源极谐振电压的波谷检测的技术，业内公开的专利较多，主要分为三种：①直接或间接检测vds电压，设置阈值，在vds电压经过阈值之后延时一小段固定时间，作为波谷时刻；②直接或间接检测vds电压的变化斜率，在斜率由正转负时判断为波谷时刻；③检测出谐振电压的周期特性，在此基础上自适应地计算出波谷时刻。其中，第二、第三种方案检测精度高，不受变换器谐振参数变化的影响。但是，不管上述哪种方案，应用在非互补有源钳位反激变换器中，都无法将上述半桥驱动芯片造成的延时消除掉。即便主控芯片10检测vds的波峰位置十分准确，经过驱动延时之后，钳位管q2的开通位置都滞后于波峰位置。市面上常见的半桥驱动芯片延时达到150ns左右，对于高频化的非互补有源钳位反激变换器而言，典型vds谐振周期为600ns左右，所以钳位管q2实际的开通时刻都在vds的1/4个谐振周期左右。

技术实现要素：

鉴于现有技术中，尚没有实现非互补有源钳位反激变换器中，钳位管准确地波峰(针对vds而言)开通的合适方案，本发明的目的是，提供一种自适应的准谐振检测电路和方法，以适应不同的应用环境，排除半桥驱动芯片延时造成的影响。

本发明提供一种用于有源钳位反激变换器中的钳位管的开通控制方法，其包括：

检测主功率管的开关节点电压的谐振周期，来确定所述开关节点电压理论上的波峰出现时刻；

采样主控芯片输出的钳位管驱动信号，并根据钳位管驱动信号，获取半桥驱动芯片驱动延时的时间；

通过在所述理论上的波峰出现时刻提前一个驱动延时的时间开通钳位管，以实现钳位管恰好在开关节点电压波峰出现时开通。

优选的，检测主功率管的开关节点电压的谐振周期，来确定所述开关节点电压理论上的波峰出现时刻，包括：

检测所述开关节点电压达到与输入电压相同的两个连续时间点之间间隔的时长，来获得1/2个谐振周期时长；

根据所述1/2个谐振周期时长判断出3/4个谐振周期的时长；

以每个谐振周期的1/4处为起点时刻，延后所述3/4个谐振周期时长对应的时刻确定为所述开关节点电压理论上的波峰出现时刻。

优选的，根据主控芯片输出的钳位管驱动信号，获取所述半桥驱动芯片驱动延时的时间，包括：

通过检测主控芯片输出的钳位管驱动信号的下降沿产生时刻与所述开关节点的电压膝点产生时刻的时间差，来获取相对于所述主控芯片输出的钳位管驱动信号到所述半桥驱动芯片输出的驱动信号的延时时间，其中，电压膝点产生时刻对应所述半桥驱动芯片输出的驱动信号的下降沿产生时刻。

优选的，检测主功率管的开关节点电压的谐振周期，来确定所述开关节点电压理论上的波峰出现时刻，具体包括如下步骤：

检测所述开关节点电压达到与输入电压相同的两个连续时间点，以输出反映1/2谐振周期时长的所述谐振周期信号；

根据所述谐振周期信号，通过电流源i1给电容c2充电并将所述电容c2上的峰值电压采样保存下来；

每个谐振周期的起点，通过电流源i2给电容c3充电，当所述电容c3的充电电压达到保存下来的所述峰值电压时，确定为所述开关节点电压理论上的波峰出现时刻。

优选的，选择所述电容c2的容值与所述电容c3的容值相同，所述电流源i2的电流为所述电流源i1电流的2/3。

优选的，所述主功率管为mos管时，所述开关节点电压为mos管的漏极电压。

本发明还提供一种自适应的准谐振检测电路，其包括：

过零检测单元，用于检测主功率管的开关节点电压经过输入电压的时刻以及钳位管关断时对应的所述开关节点电压下掉的时刻，对应输出谐振周期信号和膝点信号，其中，所述开关节点电压下掉的时刻为所述半桥驱动芯片输出的驱动信号的下降沿产生时刻；

比例调节单元，根据所述谐振周期信号获取所述开关节点电压理论的波峰出现时刻；

驱动延时补偿单元，接收所述膝点信号以及由主控芯片输出的本周期的钳位管驱动信号，并根据所述膝点信号和所述钳位管驱动信号下降沿的时间差判断出所述半桥驱动芯片驱动延时的时间；以及根据所述驱动延时的时间在所述理论的波峰出现时刻提前一个驱动延时的时间产生开通信号；以及控制逻辑单元，接收所述开通信号，并根据所述开通信号产生下一周期的所述钳位管的驱动信号。

优选的，过零检测单元包括辅助绕组na、分压电阻r1、分压电阻r2、基准电压源v1、比较器com1、与门and1、比较器com2、滤波电阻r3以及滤波电容c1；

辅助绕组na与变压器绕组耦合，辅助绕组na的同名端与变压器的副边绕组的同名端一致，辅助绕组的一端接分压电阻r1的一端，另一端接分压电阻r2的一端到地；

分压电阻r1的另一端与分压电阻r2的另一端连接，且分压电阻r1和分压电阻r2的连接点连接到比较器com1的正向输入端和比较器com2的正向输入端以及滤波电阻r3的一端；

比较器com1的负向输入端接基准电压源v1的正极，输出端接与门and1的一个输入端；基准电压源v1的负极接地；与门and1的另一输入端接屏蔽信号，输出端输出所述谐振周期信号；比较器com2的负向输入端分别接滤波电阻r2的另一端和滤波电容c1的上极板，比较器com2的输出端输出膝点信号；滤波电容c1的下极板接地；

当所述主功率管关断之后，所述主功率管的开关节点电压以输入电压为中点进行正弦波振荡；在每个周期中，所述开关节点电压第一次经过输入电压时产生所述谐振周期信号的下降沿；所述开关节点电压第二次经过输入电压时产生所述谐振周期信号的上升沿。

优选的，所述比例调节单元包括电流源i1、电流源i2、电容c2、电容c3、电容c4、开关k1、开关k2、开关k3、缓冲器buf1、采样信号产生器u1、d触发器d1以及比较器com3；

所述电流源i1的电流流入端接芯片电源，电流流出端接电容c2的上极板和开关k1的一端以及缓冲器buf的正向输入端；所述电容c2的下极板接开关k1的另一端到地；所述开关k1的控制端连接采样信号产生器u1的第一输出端；所述缓冲器buf1的负向输入端接自身的输出端到开关k3的一端；所述开关k3的另一端接电容c4的上极板以及第三比较器com3的正向输入端，所述电容c4的下极板接地；所述电流源i2的电流流入端接芯片电源，电流流出端接电容c3的上极板和开关k2的一端以及比较器com3的负向输入端；所述电容c3的下极板接开关k2的另一端到地；所述开关k2的控制端接d触发器d1的反向输出端；所述比较器com3的输出端接d触发器d1的复位端，并输出所述开通信号；所述d触发器d1的输入端接芯片电源，触发端接采样信号产生器u1的第二输出端；所述采样信号产生器u1的输入端接所述谐振周期信号，所述采样信号产生器u1的第三输出端接开关k3的控制端；

驱动延时补偿单元包括：电流源i3、开关k4、d触发器d2以及所述比较器com3；

所述电流源i3的电流流入连接电容c4的上极板；所述电流源i3的电流流出端接开关k4的一端，开关k4的另一端接地，开关k4的控制端接d触发器d2的输出端；所述d触发器d2的输入端接芯片电源，触发端连接所述钳位管驱动信号，复位端连接所述膝点信号。

本发明再提供一种用于有源钳位反激变换器中的钳位管的开通控制方法，其包括：

检测主功率管的开关节点电压的谐振周期，来确定所述钳位管的理论开通点；

根据主控芯片输出的钳位管驱动信号，获取半桥驱动芯片驱动延时的时间；

在所述理论开通点的基础上提前一个驱动延时的时间开通所述钳位管。

术语解释：

上极板为电容接信号的极板，下极板为电容接地的极板。

本发明的有益效果在于：

(1)逐周期采样半桥驱动芯片或其他驱动器的延时，自适应地补偿到产生波峰开通信号的电路中，使得波峰开通信号更加准确；

(2)基于波峰开通信号的准确性，非互补有源钳位反激变换器的开关损耗大大降低，变压器反向励磁的电流一致性大大提高。

附图说明

图1为典型有源钳位反激变换器的拓扑图；

图2为典型非互补模式有源钳位反激变换器的关键信号波形图；

图3为本发明自适应准谐振检测电路的框图；

图4为本发明自适应准谐振检测电路中过零检测电路的原理图；

图5为本发明自适应准谐振检测电路中比例调节电路及驱动延时补偿电路的原理图；

图6为本发明自适应准谐振检测电路的关键信号波形图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图3至附图6对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图3，为本发明自适应准谐振检测电路在典型有源钳位反激变换器中的应用框图。主功率管q1、钳位电容ca、绕组np(电感量为lm，漏感为lk)、钳位管q2、主控芯片10、半桥驱动芯片20以及电流采样电阻rs共同组成有源钳位变换器(以下简称为变换器)的原边电路。变换器工作于非互补有源钳位模式时，钳位管q2在变压器消磁结束后，主功率管q1在其开关节点电压vds的谐振波峰出现时开始导通一小段时间，使得绕组np反向励磁。钳位管q2关闭后，由于电感电流不能突变，绕组np继续向母线vin输出电流，从而将开关节点的寄生电容的电荷泄放掉。主功率管q1在开关节点电压vds接近0v时开通，实现零电压开通，使得开关损耗大大降低。

若钳位管q2的开通时刻不加限制，则钳位管q2自身难以实现在其漏源极电压谐振至谷底的时刻开通，且使得绕组np反向励磁的电流起点不一致。为了准确地实现钳位管q2在自身漏源极电压为谷底时开通，不仅需要自适应地判断出主功率管q1的开关节点电压vds的理论波峰位置(对应钳位管q2漏源极电压的波谷位置)，以避免系统的电感和开关节点寄生电容的变化造成谐振周期变化带来的影响；还需要自适应地补偿主控芯片输出的钳位管驱动信号dh和半桥驱动芯片输出的实际驱动信号gh存在的延时。

为了实现上述功能，本发明提供一种主控芯片10，主控芯片10包括过零检测单元101、比例调节单元102、驱动延时补偿单元103和控制逻辑单元104组成的准谐振检测电路，准谐振检测电路能够根据主功率管q1的谐振周期，自适应地控制钳位管q2开通的时刻。

过零检测电路101用于直接或间接地检测主功率管q1开关节点电压vds的谐振周期以及钳位管q2的关断时刻，具体地：过零检测电路101通过检测开关节点的电压vds达到与输入电压vin相同的两个连续时间点之间间隔的时长，从而获得1/2个谐振周期时长。本实施例中，主功率管q1为nmos管，开关节点电压vds为nmos管的漏极电压。

如图4，为过零检测电路101的示意图，过零检测单元101用于检测主功率管q1的开关节点电压vds经过输入电压vin的时刻(即开关节点电压vds与输入电压vin相同的时刻)以及钳位管q2关断时对应的开关节点电压vds下掉的时刻(即漆点出现时刻)，对应输出谐振周期信号zcd和膝点信号kpd。

过零检测电路101包括：辅助绕组na、分压电阻r1、分压电阻r2、基准电压源v1、比较器com1、与门and1、比较器com2、滤波电阻r3以及滤波电容c1。

辅助绕组na与变压器的原边绕组np耦合，辅助绕组na的同名端与变压器的副边绕组的同名端一致，辅助绕组na的一端接分压电阻r1的一端，另一端接分压电阻r2的一端到地；分压电阻r1的另一端与分压电阻r2的另一端连接，且分压电阻r1和分压电阻r2的连接点连接到比较器com1的正向输入端和比较器com2的正向输入端以及滤波电阻r3的一端。

比较器com1的负向输入端接基准电压源v1的正极，输出端接与门and1的一个输入端；基准电压源v1的负极接地；与门and1的另一输入端接屏蔽信号，输出端用于输出谐振周期信号zcd；比较器com2的负向输入端分别接滤波电阻r3的另一端和滤波电容c1的上极板，比较器com2的输出端输出膝点信号kpd；滤波电容c1的下极板接地。

以下结合附图4和图6，对过零检测电路101的工作原理进行说明。

辅助绕组na耦合变压器的原边绕组np的电压，主功率管q1关断之后辅助绕组na的电压为(vds-vin)*na/np，其中，vds为主功率管q1的开关节点电压vds，vin为变换器的输入电压vin，na为辅助绕组的匝数，np为原边绕组的匝数，而vds-vin＝vout*np/ns，ns为变压器的副边绕组的匝数，vout为变换器的输出电压。主功率管q1的开关节点电压vds以输入电压vin为中点，以幅值为vds-vin进行正弦波振荡，图4中的分压电阻r1和分压电阻r2连接处的电压谐振到0v时刻对应为开关节点电压vds谐振到输入电压vin的时刻(可参考图6)。

比较器com1根据基准电压源v1和分压电阻r1、r2分压值的比较结果输出高低电平，此处基准电压源v1的值为几十毫伏，所以，比较器com1输出高低电平表示开关节点电压vds谐振到输入电压vin。

由于辅助绕组na的异名端电压在变压器励磁阶段为负电压，也会造成比较器com1翻转，故本实施例中，通过与门and1将谐振阶段之外的比较器输出屏蔽掉。屏蔽信号blk在谐振阶段为高电平，输出的谐振周期信号zcd的下降沿对应1/4谐振周期处，谐振周期信号zcd的上升沿对应3/4谐振周期处。

由图6可见，在一个谐振周期中，开关节点电压vds第一次经过输入电压vin时产生谐振周期信号zcd的下降沿；开关节点电压vds第二次经过输入电压时产生谐振周期信号zcd的上升沿，也即，谐振周期信号zcd为低电平的时长为开关节点电压vds的1/2谐振周期的时长。

比较器com2的正向端直接接分压电阻r1和分压电阻r2的分压值，分压值经过滤波电阻r3和滤波电容c2组成的低通滤波器接到比较器com2的负向端，当开关节点的电压vds的膝点出现时(对应图6中的膝点处)，比较器com2输出的膝点信号kpd为窄脉冲低电平。

由于电压vds膝点产生时刻对应半桥驱动芯片20输出的驱动信号gh的下降沿产生时刻，故本实施例中，通过检测电压vds膝点产生时刻来获得半桥驱动芯片20输出的驱动信号gh的下降沿产生时刻，进而获得控制逻辑单元104输出的钳位管驱动信号dh的下降沿时刻与半桥驱动芯片20输出的驱动信号gh的下降沿时刻的时间差，从而获得半桥驱动芯片20驱动延时的时间。

请参考图5，图5为比例调节电路102及驱动延时补偿电路103的框图。其中，比例调节电路102用于根据谐振周期信号zcd获取开关节点电压vds理论上的波峰时刻，并在波峰出现时输出波峰时刻信号。具体地：比例调节单元102接收到谐振周期信号zcd后，根据谐振周期信号zcd判断出3/4个谐振周期的时长(即根据1/2个谐振周期时长判断出3/4个谐振周期的时长)，以每个谐振周期的1/4处为起点，延后3/4个谐振周期的时长作为开关节点电压vds理论上的波峰出现时刻，即钳位管q2的理论开通时刻。

比例调节电路具体包括：电流源i1～i2、电容c2～c4、开关k1～k3、缓冲器buf1、采样信号产生器u1、比较器com3以及d触发器d1。

电流源i1的电流流入端接芯片电源，电流流出端接电容c2的上极板和开关k1的一端以及缓冲器buf1的正向输入端；电容c2的下极板接开关k1的另一端到地；所述开关k1的控制端连接采样信号产生器u1的第一输出端；缓冲器buf1的负向输入端接自身的输出端到开关k3的一端；所述开关k3的另一端接电容c4的上极板以及第三比较器com3的正向输入端，电容c4的下极板接地；电流源i2的电流流入端接芯片电源，电流流出端接电容c3的上极板和开关k2的一端以及比较器com3的负向输入端；电容c3的下极板接开关k2的另一端到地；开关k2的控制端接d触发器d1的反向输出端；比较器com3的输出端接d触发器d1的复位端，并输出开通信号qr_on；d触发器d1的输入端接芯片电源，触发端接采样信号产生器u1的第三输出端；采样信号产生器u1的输入端接谐振周期信号zcd。

驱动延时补偿单元103用于接收由主控芯片20输出的本周期的钳位管驱动信号dh、膝点信号kpd以及波峰时刻信号，并根据钳位管驱动信号dh和膝点信号kpd的时间差判断出半桥驱动芯片20驱动延时的时间；以及根据波峰时刻信号，在理论的波峰出现时刻提前一个驱动延时的时间产生开通信号qr_on，以实现钳位管q2在开关节点电压vds波峰出现时开通。

驱动延时补偿电路具体包括电流源i3、开关k4、d触发器d2以及比较器com3；其中，电流源i3的电流流入端接电容c4的上极板；电流源i3的电流流出端接开关k4的一端，开关k4的另一端接地，开关k4的控制端接d触发器d2的输出端；d触发器d2的输入端接芯片电源，触发端连接钳位管q2的开通信号qr_on，复位端接膝点信号kpd。

以下结合附图5和图6，对比例调节电路及驱动延时补偿电路的工作原理进行详细说明。其中，图6中，vds为主功率管q1的开关节点的电压的波形；dh为主控芯片10输出的钳位管驱动信号的波形；gh为dh经过半桥驱动芯片20输出到钳位管q2栅极的实际驱动信号的波形，gl为主控芯片10输出到主功率管q1栅极的驱动信号波形；zcd为谐振周期信号的波形；kpd为膝点信号的波形；vc3为电容c3的电压的波形；vc4为电容c4的电压的波形；qr_on为驱动延时补偿单元输出的开通信号的波形。

t1-t2阶段：在该阶段，开关k1及开关k2处于常闭状态，采样信号产生器u1依据谐振周期信号zcd的低电平将开关k1断开，电容c2以电流i1充电，谐振周期信号zcd为低电平的时长为1/2*tr，也就说，电容c2的充电时长为1/2*tr，tr为开关节点电压vds的谐振周期，则可得出电容c2的电压峰值为：

其中c2代表电容c2的容值。与此同时，开关k3受控于采样信号产生器u1，其在谐振周期信号zcd为低电平期间闭合，电容c2的充电过程在电容c4上复制，电容c4的电压值与电容c2相同。

t2-t3阶段：谐振周期信号zcd变为高电平时，电容c2快速放电，电容c4不放电，电容c4继续存储电荷。

在该阶段，钳位管q2尚未开通，d触发器d1在谐振周期信号zcd的下降沿被触发(对应t1时刻)，反向输出端输出低电平，开关k2断开。电容c3以电流i2充电，当电容c3的电压达到电容c4上保存的电压时，比较器com3发生翻转，开通信号qr_on信号翻转为低电平，将d触发器d1复位。d触发器d1的反向输出端输出高电平，将电容c3放电，比较器com3输出的开通信号qr_on翻转为高电平。

设置电容c3的容值与电容c2的容值相同，电流源i2的电流为电流源i1电流的2/3，以谐振周期信号zcd的下降沿为起点，电容c3的电压充电到电容c4电压值所需的时间为：

也就说，通过上述过程，实现了根据1/2个谐振周期时长判断出3/4个谐振周期的时长。

在第一周期，钳位管q2的开通信号qr_on在理论上的开关节点电压vds波峰变为低电平，钳位管驱动信号dh经过半桥驱动芯片20之后到达钳位管q2栅极的实际驱动信号gh存在延时，钳位管q2滞后于波峰开通。

t4-t5阶段：钳位管驱动信号dh的下降沿触发d触发器d2，输出高电平，使得开关k4开通，电容c4上的电荷以电流i3放电；钳位管q2关断时，开关节点电压vds出现膝点，膝点信号kpd低电平窄脉冲使d触发器d2复位，开关k4关断。假设半桥驱动芯片20的延时为td，则c4的电压经过放电之后为：

选择c3的容值等于c2的容值，i3的电流等于i2的电流，则第二开关周期从谐振周期信号zcd变为低电平作为起点，到产生钳位管q2开通信号的时间为：

上述时间为主控芯片10从检测到vds谐振1/4周期tr时刻开始到产生钳位管驱动信号dh的延时。

即，在第二周期，从检测到开关节点电压vds谐振1/4周期tr时刻开始到产生的实际的驱动信号gh延时为：

所以，下一周期钳位管q2准确地在开关节点电压vds的波峰，即钳位管q2的漏源极电压差谐振到波谷时开通。

图6的波形显示第一个周期，钳位管q2实际开通时刻滞后于开关节点电压vds的波峰，而第二个周期即将半桥驱动芯片20的驱动延时补偿进来，实现了钳位管q2的恰好在开关节点电压波峰出现时开通(t6时刻)。

控制逻辑单元接收开通信号qr_on以及反映变换器输出负载情况的反馈信号，并根据开通信号qr_on产生下一周期的钳位管驱动信号dh以控制钳位管q2开通和关断，以及根据反馈信号控制主功率管q1开通和关断。

应当明确，本发明的实施方式不限于此，根据上述内容，按照本领域的普通技术知识和惯用手段，在不脱离本发明上述基本技术思想前提下，本发明的自适应准谐振检测电路还有其它的实施方式；因此本发明还可以做出其它多种形式的修改、替换或变更，均落在本发明权利保护范围之内。