一种驱动电路的制作方法

1.本发明属于电力电子技术领域，更具体的说，尤其涉及一种驱动电路。


背景技术：

2.参见图1，其示出了现有技术提供的驱动电路；该驱动电路中：基准电流iref直接连接至mos管mp1的漏端和栅端、mos管mp2的栅端、以及mos管mp4的栅端；同时，与该mos管mp2串联于低压电源vdd与地之间的mos管mn7，以及，与该mos管mp4串联于低压电源vdd与地之间的mos管mp5，这两个mos管的栅端均接收该驱动电路的控制信号经过相应反相器(如图1所示的inv1和inv2)之后的信号(如图1所示的g1和g2)。mos管mp_hv2、mn_hv4、mn6依次串联于高压电源与地之间。
3.图1所示结构中，在控制信号在开通和关断之间变化时，该驱动电路的输出电流有过冲或偏低的电流现象，其次可能出现上拉管mp_hv2以及下拉管mn_hv4、mn6同时到导通，造成很大功率损耗。


技术实现要素：

4.有鉴于此，本发明的目的在于提供一种驱动电路，用于实现驱动电路的输出电流快速到达预定值，不出现过冲或偏低的电流现象，同时避免功率损耗，提高电路稳定运行并减少功耗。
5.本发明公开了一种驱动电路，其特征在于，包括：信号处理单元和主电路；
6.所述信号处理单元用于基于所述驱动电路的控制信号，产生不同驱动能力和时序的驱动信号，并将各个驱动信号作用于所述主电路中的相应mos管；
7.所述主电路在各个所述驱动信号的作用下，所述控制信号发生变化时，所述主电路产生相应的瞬态补偿，以使所述主电路的输出电流在预设时间内到达预定值，不出现过冲或偏低的电流现象。
8.可选的，所述信号处理单元产生6个所述驱动信号。
9.可选的，各个所述驱动信号分别作用于所述主电路中不同的mos管的栅端。
10.可选的，所述信号处理单元包括：八个反相器；
11.第一反相器、第二反相器、第三反相器、第四反相器依次串联连接；
12.所述第四反相器的输出端作为所述信号处理单元的第二输出端、输出第二驱动信号；
13.第五反相器的输入端分别与所述第一反相器的输出端和所述第二反相器的输入端相连，连接点作为所述信号处理单元的第四输出端、输出第四驱动信号；
14.所述第五反相器的输出端作为所述信号处理单元的第一输出端、输出第一驱动信号；
15.第六反相器、第七反相器和第八反相器依次串联连接；
16.所述第六反相器的输入端分别与所述第二反相器的输出端和所述第三反相器的
输入端相连，连接点作为所述信号处理单元的第三输出端、输出第三驱动信号；
17.所述第七反相器与所述第八反相器之间的连接点，作为所述信号处理单元的第五输出端、输出第五驱动信号；
18.所述第八反相器的输出端作为所述信号处理单元的第六输出端、输出第六驱动信号。
19.可选的，八个所述反相器的驱动能力和时序不同。
20.可选的，所述第一驱动信号和第二驱动信号的关闭速度快于预设关闭速度、其开启速度慢于预设开启速度；
21.所述第五驱动信号具有预设延时；
22.所述第六驱动信号的驱动能力大于预设驱动能力。
23.可选的，所述主电路中：
24.其第八mos管和其第九mos管构成电流镜电路；
25.其第十mos管和其第十一mos管构成电流镜电路；
26.其第十二mos管和其第十三mos管构成电流镜电路；
27.其第五mos管和其第六mos管构成电流镜电路；
28.其第十四mos管、其第十五mos管以及其第十六mos管和其第十七mos管构成电流镜电路。
29.可选的，所述主电路包括：第一电阻、第二电阻、第一电容、第二电容，以及，第一至第二十mos管；其中：
30.所述第五mos管、第一mos管和所述第八mos管依次串联设置于高压电源与地之间；
31.所述第六mos管、第四mos管和所述第十三mos管依次串联设置于所述高压电源与地之间；
32.所述第六mos管与所述第四mos管之间的连接点，作为所述主电路的输出端；
33.所述第一电阻、第七mos管和第二mos管依次串联设置于所述高压电源与地之间；
34.所述第一电阻和所述第七mos管之间的连接点；分别与所述第五mos管的栅端、所述第六mos管的栅端和第十九mos管的漏端相连；
35.所述第七mos管的栅端与所述第五mos管和所述第一mos管之间的连接点相连；
36.所述第二电阻、第三mos管和所述第十一mos管依次串联设置于所述高压电源与地之间；
37.所述第二电阻与所述第三mos管之间的连接点，与所述第十九mos管的栅端相连；所述第十九mos管的源端与所述高压电源相连；
38.所述第十五mos管、所述第二十mos管和所述第九mos管依次串联设置于低压电源与地之间；
39.所述第十六mos管和所述第十mos管依次串联设置于所述低压电源与地之间；
40.所述第十七mos管、第十八mos管和所述第十二mos管依次串联设置于所述低压电源与地之间；
41.所述第十四mos管的源端与所述低压电源相连；
42.所述第十四mos管的漏端分别与第十四mos管至第十七mos管的栅端，以及，第一电容的一端和第二电容的一端相连，连接点用于接收基准电流；
43.所述第一电容的另一端连接所述低压电源；
44.所述第二电容的另一端与所述第十五mos管和所述第二十mos管之间的连接点相连；
45.所述第九mos管与所述第二十mos管之间的连接点，分别与所述第九mos管的栅端和所述第八mos管的栅端相连；
46.所述第十六mos管与所述第十mos管之间的连接点，分别与所述第十mos管的栅端和所述第十一mos管的栅端相连；
47.所述第十八mos管与所述第十二mos管之间的连接点，分别与所述第十二mos管的栅端和所述第十三mos管的栅端相连；
48.所述第一mos管的栅端作为所述主电路的第一控制端；
49.所述第二mos管的栅端作为所述主电路的第二控制端；
50.所述第二十mos管的栅端作为所述主电路的第三控制端；
51.所述第三mos管的栅端作为所述主电路的第四控制端；
52.所述第十八mos管的栅端作为所述主电路的第五控制端；
53.所述第四mos管的栅端作为所述主电路的第六控制端。
54.可选的，所述第八mos管、所述第九mos管、所述第十mos管、所述第十一mos管、所述第十二mos管、所述第十三mos管和所述第二十mos管均为低压nmos；
55.所述第十四mos管、所述第十五mos管、所述第十六mos管、所述第十七mos管、所述第十八mos管和所述第十九mos管均为低压pmos；
56.所述第一mos管、所述第二mos管、所述第三mos管、所述第四mos管均为高压nmos；
57.所述第五mos管、所述第六mos管、所述第七mos管均为高压pmos。
58.可选的，在所述第十八mos管关断时，断开所述第十七mos管。
59.从上述技术方案可知，本发明提供的一种驱动电路，包括：信号处理单元和主电路；信号处理单元用于基于驱动电路的控制信号，产生不同驱动能力和时序的驱动信号，并将各个驱动信号作用于主电路中的相应mos管；主电路在各个驱动信号的作用下，控制信号发生变化时，主电路产生相应的瞬态补偿，以使主电路的输出电流在预设时间内到达预定值，且不出现过冲或偏低的电流现象；通过时序控制该主电路的上拉管和下拉管不同时导通。
附图说明
60.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
61.图1是现有技术提供的驱动电路的示意图；
62.图2是本发明实施例提供的一种驱动电路的示意图；
63.图3是本发明实施例提供的另一种驱动电路的示意图；
64.图4是本发明实施例提供的一种驱动电路的输出电流的时序图。
具体实施方式
65.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
66.在本技术中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
67.本发明实施例提供了一种驱动电路，用于解决现有技术中驱动电路在开通和关断之间变化时，该驱动电路的输出电流有过冲或偏低的电流现象，其次可能出现上拉管mp_hv2以及下拉管mn_hv4、mn6同时导通，造成电路功率损耗的问题。
68.参见图2，该驱动电路包括：信号处理单元10和主电路20。
69.信号处理单元10用于基于驱动电路的输入信号cmd，产生不同驱动能力和时序的驱动信号，并将各个驱动信号作用于主电路20中的相应mos管。
70.该信号处理单元10可以通过多个反相器来实现产生多个不同驱动能力和时序的驱动信号，当然也不仅限于上述方法，此处不再一一赘述，只要其能够实现产生多个不同驱动能力和时序的驱动信号接口，均在本技术的保护范围内。
71.具体的，该信号处理单元10的输入端用于接收输入信号cmd，该信号处理单元10的各个输出端，分别与主电路20的相应栅端相连。
72.主电路20在各个驱动信号的作用下，输入信号cmd发生变化时，主电路20产生相应的瞬态补偿，以使主电路20的输出电流在预设时间内到达预定值，且不出现过冲或偏低的电流现象。
73.当输入信号cmd表征主电路20中mos管需要切换开关状态时，该驱信号处理单元10依据该输入信号cmd产生多个驱动信号，多个驱动信号作用于该主电路20中的相应mos管，进而实现该主电路20中产生瞬态补偿，避免了需要切换开关状态时，该主电路20的输出电流有过冲或偏低的电流现象，以及主电路20中上拉管和下拉管同时导通的现象，提高输出电流的稳定性和降低损耗。
74.需要说明的是该信号处理单元10所产生的不同驱动能力和时序的驱动信号，其数量和驱动能力和时序与主电路20中相应mos管的相关。
75.具体的，信号处理单元10产生6个不同驱动能力和时序驱动信号。当然也可以是其他数值，此次不再一一赘述，均在本技术的保护范围内。
76.各个驱动信号分别作用于主电路20中不同的mos管的栅端；也即作用于主电路20的不同栅端。
77.在实际应用中，参见图3，该信号处理单元10包括：八个反相器；分别为：第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4、第五反相器inv5、第六反相器inv6、第七反相器inv7和第八反相器inv8。
78.第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4依次串联连
接。
79.具体的，第一反相器inv1的输入端作为信号处理单元10的输入端、接收输入信号cmd；第一反相器inv1的输出端与第二反相器inv2的输入端相连；第二反相器inv2的输出端与第三反相器inv3的输入端相连，第三反相器inv3的输出端与第四反相器inv4的输入端相连。
80.第四反相器inv4的输出端作为信号处理单元10的第二输出端、输出第二驱动信号g2。
81.第五反相器inv5的输入端分别与第一反相器inv1的输出端和第二反相器inv2的输入端相连，连接点作为信号处理单元10的第四输出端、输出第四驱动信号g4。
82.第五反相器inv5的输出端作为信号处理单元10的第一输出端、输出第一驱动信号g1。
83.第六反相器inv6、第七反相器inv7和第八反相器inv8依次串联连接。
84.具体的，第六反相器inv6的输出端与第七反相器inv7的输入端相连，第七反相器inv7的输出端与第八反相器inv8的输入端相连。
85.第六反相器inv6的输入端分别与第二反相器inv2的输出端和第三反相器inv3的输入端相连，连接点作为信号处理单元10的第三输出端、输出第三驱动信号g3。
86.第七反相器inv7与第八反相器inv8之间的连接点，作为信号处理单元10的第五输出端、输出第五驱动信号g5。
87.第八反相器inv8的输出端作为信号处理单元10的第六输出端、输出第六驱动信号g6。
88.需要说明的是，八个反相器的驱动能力和时序不同；各个反相器的驱动能力和时序，此处不再一一赘述，均在本技术的保护范围内。
89.在实际应用中，第一驱动信号g1和第二驱动信号g2的关闭速度快、开启速度慢；第五驱动信号g5具有预设延时；第六驱动信号g6的驱动能力大于预设驱动能力。
90.在上述任一实施例中，参见图3，主电路20包括：第一电阻r1、第二电阻r2、第一电容c1、第二电容c2，以及，第一至第二十mos管；其中：
91.第五mos管mp_hv1、第一mos管mn_hv1和第八mos管mn1依次串联设置于高压电源vbat与地之间。
92.具体的，第五mos管mp_hv1源端与高压电源vbat相连；第五mos管mp_hv1的漏端与第一mos管mn_hv1的漏端相连；第一mos管mn_hv1的源端与第八mos管mn1的漏端相连，第八mos管mn1的源端接地。
93.第六mos管mp_hv2、第四mos管mn_hv4和第十三mos管mn6依次串联设置于高压电源vbat与地之间。
94.具体的，第六mos管mp_hv2源端与高压电源vbat相连；第六mos管mp_hv2的漏端与第四mos管mn_hv4的漏端相连；第四mos管mn_hv4的源端与第十三mos管mn6的漏端相连，第十三mos管mn6的源端接地。
95.第六mos管mp_hv2与第四mos管mn_hv4之间的连接点，作为主电路20的输出端out。
96.第一电阻r1、第七mos管mp_hv3和第二mos管mn_hv2依次串联设置于高压电源vbat与地之间。
97.具体的，第一电阻r1的一端与高压电源vbat相连；第一电阻r1的另一端与第七mos管mp_hv3的源端相连；第七mos管mp_hv3的漏端与第二mos管mn_hv2的漏端相连，第二mos管mn_hv2的源端接地。
98.第一电阻r1和第七mos管mp_hv3之间的连接点；分别与第五mos管mp_hv1的栅端、第六mos管mp_hv2的栅端和第十九mos管mp6的漏端相连。
99.第七mos管mp_hv3的栅端与第五mos管mp_hv1和第一mos管mn_hv1之间的连接点相连。
100.第二电阻r2、第三mos管mn_hv3和第十一mos管mn4依次串联设置于高压电源vbat与地之间。
101.具体的，第二电阻r2的一端与高压电源vbat相连；第二电阻r2的另一端与第三mos管mn_hv3的漏端相连；第三mos管mn_hv3的源端与第十一mos管mn4的漏端相连，第十一mos管mn4的源端接地。
102.第二电阻r2与第三mos管mn_hv3之间的连接点，与第十九mos管mp6的栅端相连；第十九mos管mp6的源端与高压电源vbat相连。
103.第十五mos管mp2、第二十mos管mn7和第九mos管mn2依次串联设置于低压电源vdd与地之间。
104.具体的，第十五mos管mp2的源端与低压电源vdd相连；第十五mos管mp2的漏端与第二十mos管mn7的漏端相连；第二十mos管mn7的源端与第九mos管mn2的漏端相连；第九mos管mn2的源端接地。
105.第十六mos管mp3和第十mos管mn3依次串联设置于低压电源vdd与地之间。
106.具体的，第十六mos管mp3的源端与低压电源vdd相连，第十六mos管mp3的漏端与第十mos管mn3的漏端相连，第十mos管mn3的源端接地。
107.第十七mos管mp4、第十八mos管mp5和第十二mos管mn5依次串联设置于低压电源vdd与地之间。
108.具体的，第十七mos管mp4的源端与低压电源vdd相连；第十七mos管mp4的漏端与第十八mos管mp5的源端相连；第十八mos管mp5的漏端与第十二mos管mn5的漏端相连；第十二mos管mn5的源端接地。
109.第十四mos管mp1的源端与低压电源vdd相连。
110.第十四mos管mp1的漏端分别与第十四mos管mp1至第十七mos管mp4的栅端，以及，第一电容c1的一端和第二电容c2的一端相连，连接点用于接收基准电流iref。
111.第一电容c1的另一端连接低压电源vdd。
112.第二电容c2的另一端与第十五mos管mp2和第二十mos管mn7之间的连接点相连。
113.第九mos管mn2与第二十mos管mn7之间的连接点，分别与第九mos管mn2的栅端和第八mos管mn1的栅端相连。
114.第十六mos管mp3与第十mos管mn3之间的连接点，分别与第十mos管mn3的栅端和第十一mos管mn4的栅端相连。
115.第十八mos管mp5与第十二mos管mn5之间的连接点，分别与第十二mos管mn5的栅端和第十三mos管mn6的栅端相连。
116.第一mos管mn_hv1的栅端作为主电路20的第一控制端、接收信号处理单元10的第
一驱动信号g1。
117.第二mos管mn_hv2的栅端作为主电路20的第二控制端、接收信号处理单元10的第二驱动信号g2。
118.第二十mos管mn7的栅端作为主电路20的第三控制端、接收信号处理单元10的第三驱动信号g3。
119.第三mos管mn_hv3的栅端作为主电路20的第四控制端、接收信号处理单元10的第四驱动信号g4。
120.第十八mos管mp5的栅端作为主电路20的第五控制端、接收信号处理单元10的第五驱动信号g5。
121.第四mos管mn_hv4的栅端作为主电路20的第六控制端、接收信号处理单元10的第六驱动信号g6。
122.需要说明的是，第一mos管mn_hv1、第二mos管mn_hv2、第二十mos管mn7、第三mos管mn_hv3、第十八mos管mp5和第四mos管mn_hv4这六个mos管用作控制主电路20通断的mos管。
123.第六mos管mp_hv2作为主电路20中的输出上拉管；第四mos管mn_hv4和第十三mos管mn6作为主电路20中的输出下拉管。
124.第八mos管mn1和第九mos管mn2构成电流镜电路；第十mos管mn3和第十一mos管mn4构成电流镜电路；第十二mos管mn5和第十三mos管mn6构成电流镜电路；第五mos管mp_hv1和第六mos管mp_hv2构成电流镜电路；第十四mos管mp1和第十五mos管mp2以及第十六mos管mp3和第十七mos管mp4构成电流镜电路。
125.在实际应用中，第八mos管mn1、第九mos管mn2、第十mos管mn3、第十一mos管mn4、第十二mos管mn5、第十三mos管mn6和第二十mos管mn7均为低压nmos。
126.第十四mos管mp1、第十五mos管mp2、第十六mos管mp3、第十七mos管mp4、第十八mos管mp5和第十九mos管mp6均为低压pmos。
127.第一mos管mn_hv1、第二mos管mn_hv2、第三mos管mn_hv3、第四mos管mn_hv4均为高压nmos。
128.第五mos管mp_hv1、第六mos管mp_hv2、第七mos管mp_hv3均为高压pmos。
129.需要说明的是，第十七mos管mp4在使用过程中电流较大，因此，其无需使用时，通过第十八mos管mp5关断来断开第十七mos管mp4，以节省功耗。
130.具体的，当输入信号cmd从低电平变成高电平时，第一mos管mn_hv1、第二mos管mn_hv2和第二十mos管mn7开启；第三mos管mn_hv3、第十八mos管mp5和第四mos管mn_hv4关闭。此时，第四mos管mn_hv4关闭、第六mos管mp_hv2开启；以使主电路20能够提供稳定的输出驱动电流。
131.当输入信号cmd从高电平变成低电平时，第一mos管mn_hv1、第二mos管mn_hv2和第二十mos管mn7关闭；第三mos管mn_hv3、第十八mos管mp5和第四mos管mn_hv4开启。此时，第四mos管mn_hv4开启、第六mos管mp_hv2关闭；以使主电路20能够提供稳定的输出驱动电流。
132.需要说明的是，第一电容c1和第二电容c2能够使各个mos管关闭和开启时，保持第十四mos管mp1的栅源电压vgs不变，从而有效保证在关闭和开启的时候主电路20的输出电流不出现过冲或偏低的电流现象。第二十mos管、第十八mos管mp5关闭和开启时，对第十四mos管mp1的栅源电压vgs产生影响，但这两个影响是反向的。另外，第十五mos管mp2和第十
七mos管mp4的电流大小不同，其影响不同，进而引入第二电容c2，增大第二十mos管mn7所产生的影响，使其与第十八mos管mp5所产生的影响相互抵消。
133.参见图4，需要说明的是，第一驱动信号g1和第二驱动信号g2的关闭速度快、开启速度慢；第五驱动信号g5具有预设延时；第六驱动信号g6的驱动能力大于预设驱动能力。而第一电阻r1和第三mos管mn_hv3能够加速第六mos管mp_hv2的开启，第二电阻r2和第十九mos管mp6能加速第六mos管mp_hv2的关闭，从而保证输出上拉管和输出下拉管不会同时导通，同时，使得主电路20的输出不会出现过冲或偏低的电流现象。
134.本说明书中的各个实施例中记载的特征可以相互替换或者组合，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
135.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。