一种驱动信号处理装置及电机系统的制作方法

1.本技术涉及电机控制技术领域，尤其涉及一种驱动信号处理装置及电机系统。


背景技术：

2.在伺服电机控制系统中，pwm信号为电机驱动的关键信号。在驱动功率器件门极的时候，为了使功率器件工作可靠，避免由于关断延迟效应造成上下桥臂直通，需要设置死区时间，也就是上下桥臂同时关断的时间。
3.死区时间可有效地避免延迟效应所造成的一个桥臂未完全关断，而另一桥臂又处于导通状态，避免直通炸毁功率器件。死区时间大，功率器件工作更加可靠，但会带来输出波形的失真及降低输出效率。死区时间小，可能会造成上下桥臂直通，虽然导通时间非常短，电流没有变得很大，不足以烧毁系统，但是会导致功率元器件发热严重，降低可靠性。
4.在实现本发明过程中，发明人发现：相关技术中存在无法对死区时间是否过小进行检测的技术问题。


技术实现要素：

5.为了解决上述无法对死区时间是否过小进行检测的技术问题，本技术提供了一种驱动信号处理装置及电机系统。
6.第一方面，本技术实施例提供了一种驱动信号处理装置，包括：死区检测电路、信号上升沿检测电路、信号延时电路以及控制单元；
7.所述死区检测电路、所述信号上升沿检测电路以及所述信号延时电路分别与驱动模块连接，以获取所述驱动模块产生的用于驱动功率器件的上下桥臂驱动信号；
8.所述死区检测电路，还与所述控制单元连接，用于根据所述上下桥臂驱动信号生成指示所述上下桥臂驱动信号对应的目标死区时长是否异常的死区指示信号，并将所述死区指示信号发送至所述控制单元；
9.所述信号上升沿检测电路，还与所述控制单元连接，用于对所述上下桥臂驱动信号的上升沿进行检测，得到上升沿检测信号；
10.所述控制单元，用于根据所述死区指示信号以及所述上升沿检测信号生成用于对所述信号延时电路进行延时控制的控制信号；
11.所述信号延时电路，用于在所述控制信号的触发下对所述上下桥臂驱动信号的上升沿进行延时处理，得到延时后驱动信号，并将所述延时后驱动信号传输至与所述信号延时电路连接的功率器件，以使所述功率器件在所述延时后驱动信号的驱动下运行。
12.可选的，如前述的装置，所述上下桥臂驱动信号包括：上桥臂驱动信号以及下桥臂驱动信号，所述死区检测电路包括：同或门单元、运放积分子电路、标准电压子电路和比较器；
13.所述同或门单元的第一输入端与所述驱动模块的上桥臂驱动信号的输出端连接，所述同或门单元的第二输入端与所述驱动模块的下桥臂驱动信号的输出端连接，所述同或
门单元的输出端与所述运放积分子电路连接，用于在所述上桥臂驱动信号与所述下桥臂驱动信号之间存在死区的情况下，输出高电平信号至所述运放积分子电路；
14.所述运放积分子电路用于得到与所述高电平信号的持续时长对应的第一电压信号；
15.所述比较器的第一输入端与所述运放积分子电路的输出端连接，所述比较器的第二输入端与所述标准电压子电路的输出端连接，用于对所述标准电压子电路生成的用于指示死区的标准死区时长的第二电压信号与所述第一电压信号进行比对，得到用于指示所述目标死区时长与所述标准死区时长之间的长短关系的所述死区指示信号。
16.可选的，如前述的装置，所述运放积分子电路包括：第一三极管和第二三极管；
17.所述第一三极管的基极和所述第二三极管的基极连至所述同或门单元的输出端；
18.所述第一三极管的发射极与所述比较器的反向输入端连接，所述第二三极管的发射极与所述比较器的电源端连接；
19.所述第一三极管用于得到与所述高电平信号的持续时长对应的第一电压信号，并将所述第一电压信号输入至所述比较器。
20.可选的，如前述的装置，所述死区检测电路还包括：锁存器和发光二极管；
21.所述锁存器的输入端连接有所述比较器的输出端，所述锁存器的用于获取所述死区指示信号，并进行锁存；
22.所述发光二极管的阳极与所述锁存器的q端连接，并在所述锁存器锁存的所述死区指示信号的触发下运行。
23.可选的，如前述的装置，所述上下桥臂驱动信号包括：上桥臂驱动信号以及下桥臂驱动信号，所述信号上升沿检测电路包括：第一d触发器、第二d触发器和与门单元；
24.所述第一d触发器的时钟脉冲输入端与所述驱动模块的上桥臂驱动信号的输出端连接；
25.所述第二d触发器的时钟脉冲输入端与所述驱动模块的下桥臂驱动信号的输出端连接；
26.所述第一d触发器的q端连至所述与门单元的第一输入端，所述第二d触发器的悩端连至所述与门单元的第二输入端，所述与门单元的输出端与所述控制单元连接。
27.可选的，如前述的装置，所述上下桥臂驱动信号包括：上桥臂驱动信号以及下桥臂驱动信号，信号延时电路包括：第一开关、第二开关、第三开关、第四开关、第一运算放大器以及第二运算放大器；
28.所述第一开关的一侧连接所述驱动模块的上桥臂驱动信号的输出端，所述第一开关的另一侧连接所述功率器件的上桥臂的门极，所述第二开关的一侧连接所述驱动模块的上桥臂驱动信号的输出端，所述第二开关的另一侧连接第一运算放大器的反向输出入端，第一运算放大器的输出端连接所述功率器件的上桥臂的门极；
29.所述第三开关的一侧连接所述驱动模块的上下桥臂驱动信号的输出端，所述第三开关的另一侧直接连接所述功率器件的下桥臂的门极，所述第四开关的一侧连接所述驱动模块的上下桥臂驱动信号的输出端，第四开关的另一侧连接第二运算放大器的反向输出入端，第二运算放大器的输出端连接所述功率器件的下桥臂的门极。
30.可选的，如前述的装置，所述运放积分子电路还包括：电阻r1、电阻r2、电阻r3、电
阻r4和电阻r6；
31.所述第一三极管的基极和所述第二三极管的基极通过所述电阻r1连至所述同或门单元的输出端；
32.所述第一三极管的基极通过所述电阻r2连至电源端，所述第一三极管的发射极通过所述电阻r4与所述比较器的反向输入端连接，且所述第一三极管的发射极通过所述电阻r3接地；
33.所述第二三极管的基极通过所述电阻r6连至所述电源端。
34.可选的，如前述的装置，所述标准电压子电路包括：电阻r5、电阻r7；所述死区检测电路还包括：电阻r8、电阻r9和电阻r10；
35.所述电阻r7的一侧同时连至所述电阻r5的一侧以及所述比较器的第二输入端，所述电阻r5的另一侧连至电源端，所述电阻r7的另一侧同时连至接地端以及所述比较器的v-端；
36.所述电阻r8的一侧连至所述接地端，所述电阻r8的另一侧同时连至所述比较器的输出端以及所述锁存器的输入端；
37.所述锁存器的c1端通过所述电阻r9连接至所述电源端；
38.所述发光二极管与所述锁存器的q端之间连接有所述电阻r10。
39.可选的，如前述的装置，所述信号延时电路还包括：电阻r11、电阻r12、电阻r13、电阻r14、电容c1和电容c2；
40.所述第二开关的另一侧通过所述电阻r11连接第一运算放大器的反向输入端输出端，所述第一运算放大器的反向输出入端和所述第一运算放大器的输出端通过所述电容c1连接，第一运算放大器的正向输出入端通过所述电阻r12接地；
41.所述第四开关的另一侧通过所述电阻r13连接第二运算放大器的反向输出入端，所述第二运算放大器的反向输出入端和所述第二运算放大器的输出端通过所述电容c2连接，第二运算放大器的正向输出入端通过所述电阻r14接地。
42.可选的，如前述的装置，所述信号上升沿检测电路包括：电阻r15、电阻r16、电阻r17和电阻r18；
43.所述第一d触发器的d端通过所述电阻r15连至电源端；
44.所述电阻r17的一侧接地，所述电阻r17的另一侧分别连至所述第一d触发器的输出端q时钟脉冲输入端以及所述与门单元的第一输入端；
45.所述第二d触发器的d端通过所述电阻r16连至所述电源端；
46.所述电阻r18的一侧接电源上拉接地，所述电阻r18的另一侧分别连至所述第二d触发器的输出端/q时钟脉冲输入端以及所述与门单元的第二输入端。
47.第二方面，本技术实施例提供了一种电机系统，包括如前述任一项实施例所述的驱动信号处理装置。
48.本技术实施例提供的上述技术方案与现有技术相比具有如下优点：
49.本技术实施例提供了一种驱动信号处理装置及电机系统，其中，驱动信号处理装置，可以通过死区检测电路检测目标死区时长是否异常的死区指示信号，并且可以基于信号上升沿检测电路得到上升沿检测信号，然后基于死区指示信号以及上升沿检测信号生成用于对信号延时电路进行延时控制的控制信号，进而在信号延时电路被控制信号的触发下
可以对上下桥臂驱动信号进行延时处理，得到延时后驱动信号，可以达到在目标死区时长过短的情况下，对上下桥臂驱动信号的上升沿进行延时处理，以达到延长死区时长的目的。
附图说明
50.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
51.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
52.图1为本技术实施例提供的一种驱动信号处理装置的框图；
53.图2为本技术实施例提供的一种驱动信号处理装置中的死区检测电路以及信号延时电路的电路图；
54.图3为本技术实施例提供的一种驱动信号处理装置中的信号上升沿检测电路的电路图；
55.图4为本技术一个应用例中用于检测死区时间是否异常的流程图。
具体实施方式
56.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。
57.驱动信号为功率器件(例如，电机)驱动的关键信号，为了保护功率器件，避免由于关断延迟效应造成上下桥臂直通，会设置死区时间，也就是上下桥臂同时关断的时间，避免直通炸毁功率器件，死区时间一般为几微秒。但是当死区时间过小，也可能会造成上下桥臂直通，虽然导通时间非常短，电流没有变得很大，不足以烧毁系统，但是会导致功率元器件发热严重，降低可靠性。因此，对死区时间进行过小检测，当发生异常时，对驱动信号进行延时处理。
58.图1为本技术实施例提供的一种驱动信号处理装置，包括：死区检测电路1、信号上升沿检测电路2、信号延时电路3以及控制单元4；
59.死区检测电路1、信号上升沿检测电路2以及信号延时电路3分别与驱动模块连接，以获取驱动模块产生的用于驱动功率器件的上下桥臂驱动信号；
60.控制单元可以是能够高低电平检测并且能够获取死区检测电路1、信号上升沿检测电路2、信号延时电路3输出的电平信号，并对死区检测电路1、信号上升沿检测电路2、信号延时电路3进行控制的中央处理芯片(即，cpu)，驱动模块可以是控制单元4中用于产生驱动信号的模块，也可以是单独用于产生驱动信号以对功率器件进行驱动的芯片或电路。
61.死区检测电路1、信号上升沿检测电路2以及信号延时电路3可以分别与驱动模块电连接，以获取作为上下桥臂驱动信号的电平信号，进一步的，上下桥臂驱动信号可以包括上桥臂驱动信号以及下桥臂驱动信号。
62.死区检测电路1，还与控制单元4连接，用于根据上下桥臂驱动信号生成指示上下
桥臂驱动信号对应的目标死区时长是否异常的死区指示信号，并将死区指示信号发送至控制单元4；
63.死区检测电路1可以能够上下桥臂驱动信号生成指示上下桥臂驱动信号对应的目标死区时长是否异常的死区指示信号，并且，死区指示信号可以通过高低电平指示目标死区时长是否异常的信号，例如，死区指示信号为低电平信号时，指示目标死区时长正常，死区指示信号为高电平信号时，指示目标死区时长过短(即，短于预设时长，一般情况下，预设时长在2us～3us内)；还可以是死区指示信号为低电平信号时，指示目标死区时长过短，死区指示信号为高电平信号时，指示目标死区时长正常。
64.信号上升沿检测电路2，还与控制单元4连接，用于对上下桥臂驱动信号的上升沿进行检测，得到上升沿检测信号；
65.在信号出现上升沿的情况下，则说明电平即将由低电平转变为高电平，同时死区时间为上桥臂与上桥臂同时为低电平时的时间，因此，为了便于后期对上下桥臂驱动信号进行延时控制，需要通过信号上升沿检测电路2对上下桥臂驱动信号的上升沿进行检测，得到上升沿检测信号，并将上升沿检测信号通过电连接传输至控制单元4。
66.进一步的，上升沿检测信号可以是用于指示上下桥臂驱动信号中是否存在上升沿的信号。例如，上桥臂驱动信号当前时刻存在上升沿信号，或下桥臂驱动信号当前时刻存在上升沿信号。
67.控制单元4，用于根据死区指示信号以及上升沿检测信号生成用于对信号延时电路3进行延时控制的控制信号。
68.在根据死区指示信号确定死区时间过短的情况下，则需要按照上升沿检测信号对上升沿信号进行延时，进而达到延长死区时间的目的。
69.控制信号可以是能够触发信号延时电路3运行的信号。当死区指示信号指示目标死区时长正常的情况下，则控制信号可以是控制信号延时电路3不对上下桥臂驱动信号进行延时的信号；当死区指示信号指示目标死区时长过短的情况下，则控制信号可以是控制信号延时电路3对上下桥臂驱动信号进行延时的信号。
70.信号延时电路3可以是与控制单元4电连接的，能够对上下桥臂驱动信号进行延时的电路。
71.信号延时电路3，用于在控制信号的触发下对上下桥臂驱动信号的上升沿进行延时处理，得到延时后驱动信号，并将延时后驱动信号传输至与信号延时电路3连接的功率器件，以使功率器件在延时后驱动信号的驱动下运行。
72.在控制单元4生成控制信号之后，可以通过与信号延时电路3之间的电连接，将控制信号传输至信号延时电路3，以触发信号延时电路3满足延时控制要求的电路运行，进而达到对上下桥臂驱动信号进行延时处理，得到延时后驱动信号的目的，在得到延时后驱动信号之后即可将延时后驱动信号传输至与信号延时电路3连接的功率器件，以使功率器件在延时后驱动信号的驱动下运行，并满足延长死区时间的目的。
73.在前述实施例的基础上，当死区指示信号指示目标死区时长正常的情况下，则控制信号可以是控制信号延时电路3不对上下桥臂驱动信号进行延时的信号，因此对应的延时处理可以是不对上下桥臂驱动信号进行任何延时操作的处理，并且延时后驱动信号与上下桥臂驱动信号一致；当死区指示信号指示目标死区时长过短的情况下，则控制信号可以
是控制信号延时电路3对上下桥臂驱动信号的上升沿进行延时的信号，因此对应的延时处理可以是对上下桥臂驱动信号的上升沿进行延时的处理，进而延时后驱动信号的死区时长长于与上下桥臂驱动信号的死区时长。
74.通过本实施例中的装置，可以通过死区检测电路检测目标死区时长是否异常的死区指示信号，并且可以基于信号上升沿检测电路得到上升沿检测信号，然后基于死区指示信号以及上升沿检测信号生成用于对信号延时电路进行延时控制的控制信号，进而在信号延时电路被控制信号的触发下可以对上下桥臂驱动信号进行延时处理，得到延时后驱动信号，可以达到在目标死区时长过短的情况下，对上下桥臂驱动信号的上升沿进行延时处理，以达到延长死区时长的目的。
75.如图2所示，作为一种可选的实施方式，如前述的装置，上下桥臂驱动信号包括：上桥臂驱动信号以及下桥臂驱动信号，死区检测电路1包括：同或门单元u1、运放积分子电路、标准电压子电路和比较器u2；
76.同或门单元u1的第一输入端与驱动模块的上桥臂驱动信号的输出端连接，同或门单元u1的第二输入端与驱动模块的下桥臂驱动信号的输出端连接，同或门单元u1的输出端与运放积分子电路连接，用于在上桥臂驱动信号与下桥臂驱动信号之间存在死区的情况下，输出高电平信号至运放积分子电路；
77.运放积分子电路用于得到与高电平信号的持续时长对应的第一电压信号；
78.比较器u2的第一输入端与运放积分子电路的输出端连接，比较器u2的第二输入端与标准电压子电路的输出端连接，用于对标准电压子电路生成的用于指示死区的标准死区时长的第二电压信号与第一电压信号进行比对，得到用于指示目标死区时长与标准死区时长之间的长短关系的死区指示信号。
79.可选的，运放积分子电路包括：第一三极管q1和第二三极管q2；
80.第一三极管q1的基极和第二三极管q2的基极连至同或门单元u1的输出端；
81.第一三极管q1的发射极与比较器u2的反向输入端连接，第二三极管q2的发射极与比较器u2的电源端连接；
82.第一三极管q1用于得到与高电平信号的持续时长对应的第一电压信号，并将第一电压信号输入至比较器u2。
83.对上桥臂驱动信号pwmh和下桥臂驱动信号pwml进行逻辑同或处理，用同或门单元u1输出y信号同时控制npn型第一三极管q1的基极和第二三极管q2的基极，其中，第一三极管q1的发射极连接比较器u2的反向输入端，第二三极管q2的发射极连接比较器u2的电源端。在设定死区时间正常情况下，测量比较器u2正向输入端b1(即，第二输入端)处，设为比较器u2的参考电压值vb1(即，第二电压信号，标准电压子电路提供的电压，对应于死区的标准死区时长)。
84.当上桥臂驱动信号pwmh和下桥臂驱动信号pwml一个为高电平，一个为低电平时，为驱动信号的正常工作区，同或门单元u1输出y信号为低电平，第一三极管q1和第二三极管q2关断，比较器u2不工作，并且输出c点为低电平，将此电平返回cpu(即，控制单元4)；上桥臂驱动信号pwmh和下桥臂驱动信号pwml正常驱动功率器件的上下桥臂。
85.当上桥臂驱动信号pwmh和下桥臂驱动信号pwml同时为低电平时，为上下桥臂驱动信号的死区，同或门单元u1输出y信号为高电平，第一三极管q1和第二三极管q2导通，比较
器u2正常工作。第一开关管q1导通时间会对a1处第一电压信号va1产生影响，导通时间正比于死区时间，第一开关管q1导通时间越长，则第一电压信号va1大，第一开关管q1导通时间越短，则第一电压信号va1越小。
86.通过本实施例中的装置，提供了一种能够检测目标死区时长对应的第一电压信号与标准死区时长对应的第二电压信号之间大小关系的电路结构，进而可以达到检测得到目标死区时长是否满足标准死区时长的目的。
87.如图2所示，作为一种可选的实施方式，如前述的装置，死区检测电路1还包括：锁存器u3和发光二极管d1；
88.锁存器u3的输入端连接有比较器u2的输出端，锁存器u3的用于获取死区指示信号，并进行锁存；
89.发光二极管d1的阳极与锁存器u3的q端连接，并在锁存器u3锁存的死区指示信号的触发下运行。
90.将比较器u2的输出端连接到锁存器u3的输入端，锁存器u3的q输出端连接到发光二极管d1的阳极。
91.当比较器u2输入侧第一电压信号va1＝第二电压信号vb1时，比较器u2输出侧输出c点为低电平，将此电平返回cpu(即，控制单元4)，同时c点电平输入到锁存器u3进行锁存，发光二极管d1不亮，指示死区时间正常，上桥臂驱动信号pwmh和下桥臂驱动信号pwml正常驱动功率器件的上下桥臂。
92.当比较器u2输入侧第一电压信号va1《第二电压信号vb1时，比较器u2输出c点为高电平，将此高电平返回cpu，cpu接收到此高电平后；同时c点电平输入到锁存器u3进行锁存，发光二极管d1亮，用于提示死区时间异常。
93.通过本实施例中的装置，可以通过发光二极管对死去时间是否正常进行指示，以达到提醒相关维护人员的目的。
94.如图3所示，作为一种可选的实施方式，如前述的装置，上下桥臂驱动信号包括：上桥臂驱动信号以及下桥臂驱动信号，信号上升沿检测电路2包括：第一d触发器u6、第二d触发器u7和与门单元u8；
95.第一d触发器u6的时钟脉冲输入端与驱动模块的上桥臂驱动信号的输出端连接；
96.第二d触发器u7的时钟脉冲输入端与驱动模块的下桥臂驱动信号的输出端连接；
97.第一d触发器u6的q端连至与门单元u8的第一输入端，第二d触发器u7的悩端连至与门单元u8的第二输入端，与门单元u8的输出端与控制单元4连接。
98.第一d触发器u6的时钟脉冲输入端与驱动模块的上桥臂驱动信号的输出端连接；进而上桥臂驱动信号pwmh连接到第一d触发器u6的使能端(cp1，即，第一d触发器u6的时钟脉冲输入端)，第一d触发器u6输入端上拉，第一d触发器的q输出端连接到与门单元u8第一输入端a2。
99.第二d触发器u7的时钟脉冲输入端与驱动模块的下桥臂驱动信号的输出端连接，进而下桥臂驱动信号pwml连接到第二d触发器u7的使能端(cp2即，第二d触发器u7的时钟脉冲输入端)，第二d触发器u7的输入端上拉，第二d触发器u7的/q输出端(即，悩端)连接到与门u8输入端b2。
100.如图2所示，作为一种可选的实施方式，如前述的装置，上下桥臂驱动信号包括：上
桥臂驱动信号以及下桥臂驱动信号，信号延时电路3包括：第一开关s1、第二开关s2、第三开关s3、第四开关s4、第一运算放大器u4以及第二运算放大器u5；
101.第一开关s1的一侧连接驱动模块的上桥臂驱动信号的输出端，第一开关s1的另一侧连接功率器件的上桥臂的门极，第二开关s2的一侧连接驱动模块的上桥臂驱动信号的输出端，第二开关s2的另一侧连接第一运算放大器u4的反向输入端，第一运算放大器u4的输出端连接功率器件的上桥臂的门极；
102.第三开关s3的一侧连接驱动模块的下桥臂驱动信号的输出端，第三开关s3的另一侧直接连接功率器件的下桥臂的门极，第四开关s4的一侧连接驱动模块的下桥臂驱动信号的输出端，第四开关s4的另一侧连接第二运算放大器u5的反向输入端，第二运算放大器u5的输出端连接功率器件的下桥臂的门极。
103.对上桥臂驱动信号pwmh同时用第一开关s1和第二开关s2控制，对下桥臂驱动信号pwml同时用第三开关s3和第四开关s4控制，第一开关s1的另一侧直接连接功率器件上桥臂的门极，第二开关s2的另一侧连接第一运算放大器u4的反向输入端，第一运算放大器u4的输出端连接功率器件上桥臂的门极；第三开关s3的另一侧直接连接功率器件下桥臂的门极，第四开关s4的另一侧连接第二运算放大器u5的反向输入端，第二运算放大器u5的输出端连接功率器件下桥臂的门极。
104.如图2所示，作为一种可选的实施方式，如前述的装置，运放积分子电路还包括：电阻r1、电阻r2、电阻r3、电阻r4和电阻r6；
105.第一三极管q1的基极和第二三极管q2的基极通过电阻r1连至同或门单元u1的输出端；
106.第一三极管q1的基极通过电阻r2连至电源端，第一三极管q1的发射极通过电阻r4与比较器u2的反向输入端连接，且第一三极管q1的发射极通过电阻r3接地；
107.第二三极管q2的基极通过电阻r6连至电源端。
108.作为一种可选的实施方式，如前述的装置，标准电压子电路包括：电阻r5、电阻r7；死区检测电路1还包括：电阻r8、电阻r9和电阻r10；
109.电阻r7的一侧同时连至电阻r5的一侧以及比较器u2的第二输入端，电阻r5的另一侧连至电源端，电阻r7的另一侧同时连至接地端以及比较器u2的v-端；
110.电阻r8的一侧连至接地端，电阻r8的另一侧同时连至比较器u2的输出端以及锁存器u3的输入端；
111.锁存器u3的c1端通过电阻r9连接至电源端；
112.发光二极管d1与锁存器u3的q端之间连接有电阻r10。
113.如图2所示，作为一种可选的实施方式，如前述的装置，信号延时电路3还包括：电阻r11、电阻r12、电阻r13、电阻r14、电容c1和电容c2；
114.第二开关s2的另一侧通过电阻r11连接第一运算放大器u4的反向输入端，第一运算放大器u4的反向输入端和第一运算放大器u4的输出端通过电容c1连接，第一运算放大器u4的正向输入端通过电阻r12接地；
115.第四开关s4的另一侧通过电阻r13连接第二运算放大器u5的反向输入端，第二运算放大器u5的反向输入端和第二运算放大器u5的输出端通过电容c2连接，第二运算放大器u5的正向输入端通过电阻r14接地。
116.如图3所示，作为一种可选的实施方式，如前述的装置，信号上升沿检测电路2包括：电阻r15、电阻r16、电阻r17和电阻r18；
117.第一d触发器u6的d端通过电阻r15连至电源端；
118.电阻r17的一侧接地，电阻r17的另一侧分别连至第一d触发器u6的输出端q以及与门单元u8的第一输入端；
119.第二d触发器u7的d端通过电阻r16连至电源端；
120.电阻r18的一侧接电源上拉，电阻r18的另一侧分别连至第二d触发器u7的输出端/q以及与门单元u8的第二输入端。
121.如图4所示，本技术还提供一种应用前述任一实施例的应用例，如下所述：
122.如下所示，提供本应用例中逻辑真值表，其中，0为低电平，1为高电平；
123.本应用例中逻辑真值表
[0124][0125]
如下所示，提供本应用例中锁存器逻辑真值表，其中，0为低电平，1为高电平；
[0126]
锁存器逻辑真值表
[0127]
edq/q10011110
[0128]
如下所示，提供本应用例中触发器逻辑真值表，其中，0为低电平，1为高电平；
[0129]
触发器逻辑真值表(0：低电平1：高电平)
[0130]
cpdq/q上升沿110上升沿110
[0131]
1、当比较器u2输入侧电压va1＝vb1时，比较器u2输出侧有下拉电阻r8，输出c点为低电平，将此电平返回cpu，cpu控制闭合第一开关s1和第三开关s3；同时c点电平输入到锁存器u3进行锁存，发光二极管d1不亮，死区时间正常，信号pwmh和信号pwml正常驱动功率器件的上下桥臂。
[0132]
2、当比较器u2输入侧电压va1《vb1时，比较器u2输出c点为高电平，将此电平返回cpu，cpu接收到此高电平后，在该高电平的触发下开始检测s点电平；同时c点电平输入到锁
存器u3进行锁存，发光二极管d1亮，死区时间异常。
[0133]
正常情况下，同一时刻，上桥臂驱动信号pwmh和下桥臂驱动信号pwml只存在一个上升沿。当pwmh上升沿到达时，第一d触发器u6触发，第一d触发器的q输出端为高电平，即与门单元u8的第一输入端a2点为高电平，此时，第二d触发器u7未触发，由于上拉电阻r18的作用，与门单元u8的第二输入端b2点为高电平，与门单元u8的输出s点为高电平，将此电平返回cpu，cpu控制闭合第二开关s2以及第三开关s3，对上桥臂驱动信号pwmh进行延时。
[0134]
当pwml上升沿到达时，第二d触发器u7触发，第二d触发器u7的/q输出端(即，第二d触发器u7的悩端)为低电平，即与门单元的第二输入端b2点为低电平，此时，第一d触发器u6未触发，由于下拉电阻r17的作用，与门单元u8的第一输入端a2点为低电平，与门单元u8输出s点为低电平，将此电平返回cpu，cpu控制闭合第一开关s1以及第四开关s4，对下桥臂驱动信号pwml进行延时。
[0135]
根据本技术另一方面的一个实施例，还提供了一种电机系统，包括如前述任一项实施例的驱动信号处理装置。
[0136]
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0137]
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。