时间交织电荷泵内电源产生电路的制作方法

1.本发明涉及集成电路技术领域，尤其是涉及一种时间交织电荷泵内电源产生电路。


背景技术：

2.运算放大器的输入级要达到轨到轨电平，除了可以采用pmos和nmos并联、低阈值管等结构以外，还可以用高于电源电压的电源作为单独供电来实现，该电源的供电电路可以采用自举电路或者电荷泵来实现。
3.自举电路也叫升压电路，是利用自举升压二极管、自举升压电容等电子元件，使电容放电电压和电源电压叠加，从而使电压升高，有的电路升高的电压能达到数倍电源电压。自举电路只是在实践中定的名称，在理论上没有这个概念。自举电路主要是在甲乙类单电源互补对称电路中使用较为普遍。电荷泵是一种直流-直流转换器，利用电容器为储能元件，可以用来产生高于输入电压的输出电压，或是产生负的输出电压。电荷泵电路的电效率很高，约为90-95％，而电路也相当的简单。在过去的十年里，电荷泵得到了广泛运用，功能从未内置调整单输出ic到内置调整功能的多路输出ic变化。输出功率和效率也得到了发展，因此现在的电荷泵可以输出高达250ma的电流，效率达到75％(平均值)。电荷泵大多应用在需要电池的系统，如蜂窝式电话、寻呼机、蓝牙系统和便携式电子设备。
4.但是，目前很少有相关的技术方案，且存在的少数技术方案的原理较为复杂繁琐、成本功耗较高，不利于运算放大器输入级的大规模推广应用。


技术实现要素：

5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种电源提升技术方案，用于对电源电压进行提升输出、实现运算放大器输入级的轨到轨能力。
6.为实现上述目的及其它相关目的，本发明提供的技术方案如下。
7.一种时间交织电荷泵内电源产生电路，包括：
8.第一控制信号产生模块，产生输出多个第一控制信号；
9.第二控制信号产生模块，产生输出多个第二控制信号；
10.时间交织电荷泵模块，接电源电压、各个所述第一控制信号和各个所述第二控制信号，利用时间交织结构产生输出内部电源，所述内部电源大于所述电源电压；
11.电压跟随器模块，与所述时间交织电荷泵模块连接，使所述内部电源在所述时间交织结构的交替切换时保持稳定连续。
12.可选地，所述第一控制信号产生模块接时钟信号，并根据所述时钟信号产生输出7个不相交叠的所述第一控制信号。
13.可选地，所述第一控制信号产生模块包括7个并行设置的逻辑门，7个所述逻辑门的时延不同。
14.可选地，所述第二控制信号产生模块包括数字电源产生单元及4个开关电平自举
单元，所述数字电源产生单元接带隙基准电压，所述数字电源产生单元产生输出数字电源电压，所述开关电平自举单元接所述数字电源电压及所述电源电压，每个所述开关电平自举单元各自产生输出1个所述第二控制信号，且4个所述开关电平自举单元产生输出的4个所述第二控制信号不相交叠。
15.可选地，所述数字电源产生单元包括运算放大器、第一电阻及第二电阻，所述运算放大器的同相输入端接所述带隙基准电压，所述运算放大器的反相输入端经串接的所述第一电阻后接地，所述运算放大器的反相输入端还经串接的所述第二电阻后接所述运算放大器的输出端，所述运算放大器的输出端输出所述数字电源电压。
16.可选地，所述开关电平自举单元包括数字开关、第一nmos管、第二nmos管、第一电容及第二电容，所述第一nmos管的漏极接所述电源电压，所述第一nmos管的源极接所述第一电容的一端，所述第一电容的另一端接所述数字开关的输入端，所述数字开关的电源端接所述数字电源电压，所述数字开关的输出端接所述第二电容的一端，所述第二电容的另一端接所述第二nmos管的源极，所述第二nmos管的源极还接所述第一nmos管的栅极，所述第二nmos管的栅极接所述第一nmos管的源极，所述第二nmos管的漏极接所述电源电压，所述第二电容接所述第二nmos管源极的一端输出所述第二控制信号。
17.可选地，所述数字开关包括非门。
18.可选地，所述时间交织电荷泵模块包括第三nmos管、第四nmos管、第五nmos管、第六nmos管、第一pmos管、第二pmos管、第三pmos管、第四pmos管、第五pmos管、第六pmos管、第七pmos管、第八pmos管、第九pmos管、第十pmos管、电流源、第三电容、第四电容及第五电容，所述第一pmos管的源极接所述电源电压，所述第一pmos管的栅极接所述第一pmos管的漏极，所述第一pmos管的漏极接所述第二pmos管的源极，所述第二pmos管的栅极接第一个所述第一控制信号，所述第二pmos管的漏极经串接的所述电流源后接地，所述第三pmos管的源极接所述电源电压，所述第三pmos管的栅极接所述第二pmos管的漏极，所述第三pmos管的漏极接所述第三nmos管的漏极，所述第三nmos管的栅极接第一个所述第二控制信号，所述第三nmos管的源极接所述第四pmos管的源极，所述第四pmos管的栅极接第二个所述第二控制信号，所述第四nmos管的漏极接所述第三nmos管的漏极，所述第四nmos管的栅极接第三个所述第二控制信号，所述第四nmos管的源极接所述第五pmos管的源极，所述第五pmos管的栅极接第四个所述第二控制信号，所述第五pmos管的漏极接所述第四pmos管的漏极，所述第六pmos管的源极接所述电源电压，所述第六pmos管的栅极接偏置电压，所述第六pmos管的漏极接所述第七pmos管的源极，所述第七pmos管的栅极接第二个所述第一控制信号，所述第七pmos管的漏极接所述第五nmos管的漏极，所述第五nmos管的栅极接第三个所述第一控制信号，所述第五nmos管的源极接地，所述第八pmos管的源极接所述第七pmos管的源极，所述第八pmos管的栅极接第四个所述第一控制信号，所述第八pmos管的漏极接所述第六nmos管的漏极，所述第六nmos管的栅极接第五个所述第一控制信号，所述第六nmos管的源极接地，所述第九pmos管的漏极接所述第五nmos管的漏极，所述第九pmos管的栅极接第六个所述第一控制信号，所述第十pmos管的漏极接所述第六nmos管的漏极，所述第十pmos管的栅极接第七个所述第一控制信号，所述第十pmos管的源极接所述第九pmos管的源极，所述第三电容的一端接所述第三nmos管的源极，所述第三电容的另一端接所述第五nmos管的漏极，所述第四电容的一端接所述第四nmos管的源极，所述第四电容的另一端接
所述第六nmos管的漏极，所述第五电容的一端接所述第四pmos管的漏极，所述第四pmos管的漏极输出所述内部电源，所述第五电容的另一端接所述电源电压。
19.可选地，所述时间交织电荷泵内电源产生电路还包括第三电阻，所述电压跟随器模块的电源端接所述电源电压，所述电压跟随器模块的输入端接所述第六pmos管的漏极，所述电压跟随器模块的反馈端接所述第九pmos管的源极，所述电压跟随器模块的输出端经串接的所述第三电阻后跟随输出所述内部电源。
20.如上所述，本发明提供的时间交织电荷泵内电源产生电路，至少具有以下有益效果：
21.通过时间交织电荷泵模块在每个周期内交替产生输出稳定的且大于电源电压的内部电源，对电源电压进行提升后输出，可有效实现后级运算放大器的轨到轨输入；通过电压跟随器模块使内部电源在时间交织电荷泵模块的交替切换时保持稳定连续，提高了内部电源的稳定性，减小了内部电源的电压跳动。
附图说明
22.图1为本发明中时间交织电荷泵内电源产生电路的电路结构图。
23.图2为图1中第一控制信号产生模块的结构示意图。
24.图3为图1中数字电源产生单元的电路结构图。
25.图4为图1中开关电平自举单元的电路结构图。
26.图5为图1中时间交织电荷泵模块的电路结构图。
具体实施方式
27.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
28.请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图示所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
29.如图1所示，本发明提供一种时间交织电荷泵内电源产生电路，其包括：
30.第一控制信号产生模块，产生输出第一控制信号d1～d7；
31.第二控制信号产生模块，产生输出第二控制信号c1～c4；
32.时间交织电荷泵模块，接电源电压、第一控制信号d1～d7和第二控制信号c1～c4，利用时间交织结构产生输出内部电源v3，内部电源v3大于电源电压；
33.电压跟随器模块，与时间交织电荷泵模块连接，使内部电源v3在时间交织结构的
交替切换时保持稳定连续。
34.详细地，如图1～图2所示，第一控制信号产生模块接时钟信号clk，并根据时钟信号clk产生输出7个不相交叠的第一控制信号d1～d7。
35.在本发明的一可选实施例中，第一控制信号产生模块包括7个并行设置的逻辑门，逻辑门可以是或非门、与非门等逻辑门，7个逻辑门的输入端分别接时钟信号clk，7个逻辑门的输出端分别输出1个第一控制信号(方波)，7个逻辑门的时延不同，从而得到7个不相交叠的第一控制信号d1～d7(d1、d2、d3、d4、d5、d6及d7)。
36.详细地，如图1、图3-图4所示，第二控制信号产生模块包括数字电源产生单元及4个开关电平自举单元，数字电源产生单元接带隙基准电压v1，数字电源产生单元产生输出数字电源电压v2，开关电平自举单元接数字电源电压v2及电源电压vdd，每个开关电平自举单元各自产生输出1个第二控制信号，且4个开关电平自举单元产生输出的4个第二控制信号c1～c4(c1、c2、c3及c4)不相交叠。
37.更详细地，如图3所示，数字电源产生单元包括运算放大器a1、第一电阻r1及第二电阻r2，运算放大器a1的同相输入端接带隙基准电压v1，运算放大器a1的反相输入端经串接的第一电阻r1后接地，运算放大器a1的反相输入端还经串接的第二电阻r2后接运算放大器a1的输出端，运算放大器a1的输出端输出数字电源电压v2。
38.更详细地，如图4所示，开关电平自举单元包括数字开关、第一nmos管n1、第二nmos管n2、第一电容c1及第二电容c2，第一nmos管n1的漏极接电源电压vdd，第一nmos管n1的源极接第一电容c1的一端，第一电容c1的另一端接数字开关的输入端，数字开关的电源端接数字电源电压v2，数字开关的使能端接使能信号enp，数字开关的输出端接第二电容c2的一端，第二电容c2的另一端接第二nmos管n2的源极，第二nmos管n2的源极还接第一nmos管n1的栅极，第二nmos管n2的栅极接第一nmos管n1的源极，第二nmos管n2的漏极接电源电压vdd，第二电容c2接第二nmos管n2源极的一端输出第二控制信号cj，j的取值为1～4。
39.其中，数字开关包括非门，其输入端与输出端逻辑取反，低电平为0，高电平为数字电源电压v2。数字开关还可以包括其他缓冲器和延时器，使得每个开关电平自举单元中数字开关的时延各不相同，在此不作限定。
40.更详细地，如图4所示，单个开关电平自举单元的工作原理如下：
41.当数字开关的输入端为高电平时，第一nmos管n1的栅极为低电平、源极为高电平，第一nmos管n1截止，第二nmos管n2的栅极为高电平、源极为低电平，第二nmos管n2导通，第二电容c2充电至vdd；当数字开关的输入端为低电平时，第一nmos管n1的栅极为高电平、源极为低电平，第一nmos管n1导通，第二nmos管n2的栅极为低电平、源极为高电平，第二nmos管n2截止，第一电容c1充电至vdd；此时，第二电容c2由于在上一个时钟周期被充电至vdd，由于第二电容c2上的电压不能突变，因此当其低端电压为高电平(即数字电源电压v2)时，其高端电压则变为vdd+v2；因此，第二电容c2的高端电压取值为vdd或者vdd+v2，即开关电平自举单元输出的第二控制信号cj为vdd～vdd+v2的方波信号。
42.详细地，如图1及图5所示，时间交织电荷泵模块包括第三nmos管n3、第四nmos管n4、第五nmos管n5、第六nmos管n6、第一pmos管p1、第二pmos管p2、第三pmos管p3、第四pmos管p4、第五pmos管p5、第六pmos管p6、第七pmos管p7、第八pmos管p8、第九pmos管p9、第十pmos管p
10
、电流源i1、第三电容c3、第四电容c4及第五电容c5，第一pmos管p1的源极接电源电压vdd，第
一pmos管p1的栅极接第一pmos管p1的漏极，第一pmos管p1的漏极接第二pmos管p2的源极，第二pmos管p2的栅极接第一个第一控制信号d1，第二pmos管p2的漏极经串接的电流源i1后接地，第三pmos管p3的源极接电源电压vdd，第三pmos管p3的栅极接第二pmos管p2的漏极，第三pmos管p3的漏极接第三nmos管n3的漏极，第三nmos管n3的栅极接第一个第二控制信号c1，第三nmos管n3的源极接第四pmos管p4的源极，第四pmos管p4的栅极接第二个第二控制信号c2，第四nmos管n4的漏极接第三nmos管n3的漏极，第四nmos管n4的栅极接第三个第二控制信号c3，第四nmos管n4的源极接第五pmos管p5的源极，第五pmos管p5的栅极接第四个第二控制信号c4，第五pmos管p5的漏极接第四pmos管p4的漏极，第六pmos管p6的源极接电源电压vdd，第六pmos管p6的栅极接偏置电压vbais，第六pmos管p6的漏极接第七pmos管p7的源极，第七pmos管p7的栅极接第二个第一控制信号d2，第七pmos管p7的漏极接第五nmos管n5的漏极，第五nmos管n5的栅极接第三个第一控制信号d3，第五nmos管n5的源极接地，第八pmos管p8的源极接第七pmos管p7的源极，第八pmos管p8的栅极接第四个第一控制信号d4，第八pmos管p8的漏极接第六nmos管n6的漏极，第六nmos管n6的栅极接第五个第一控制信号d5，第六nmos管n6的源极接地，第九pmos管p9的漏极接第五nmos管n5的漏极，第九pmos管p9的栅极接第六个第一控制信号d6，第十pmos管p
10
的漏极接第六nmos管n6的漏极，第十pmos管p
10
的栅极接第七个第一控制信号d7，第十pmos管p
10
的源极接第九pmos管p9的源极，第三电容c3的一端接第三nmos管n3的源极，第三电容c3的另一端接第五nmos管n5的漏极，第四电容c4的一端接第四nmos管n4的源极，第四电容c4的另一端接第六nmos管n6的漏极，第五电容c5的一端接第四pmos管p4的漏极，第四pmos管p4的漏极输出内部电源v3，第五电容c5的另一端接电源电压vdd。
43.详细地，如图5所示，时间交织电荷泵内电源产生电路还包括第三电阻r3，电压跟随器模块的电源端接电源电压vdd，电压跟随器模块的输入端接第六pmos管p6的漏极，电压跟随器模块的反馈端接第九pmos管p9的源极，电压跟随器模块的输出端经串接的第三电阻r3后跟随输出内部电源v3。
44.更详细地，如图5所示，时间交织电荷泵模块的工作原理如下：
45.1)、在第一pmos管p1、第二pmos管p2、第三pmos管p3和第六pmos管p6导通的前提条件下，先将第三nmos管n3和第五nmos管n5导通，且将第四pmos管p4和第七pmos管p7截止，使得第三电容c3被充电至vdd；随后，将第三nmos管n3和第五nmos管n5截止，将第四pmos管p4和第七pmos管p7导通，使得第三电容c3的下极板电位变为v0，在第三电容c3的上极板处对电源电压vdd进行幅度提升，得到内部电源v3＝v0+vdd，内部电源v3在第四pmos管p4的控制下对外输出；
46.2)、同理，在第一pmos管p1、第二pmos管p2、第三pmos管p3和第六pmos管p6导通的前提条件下，先将第四nmos管n4和第六nmos管n6导通，且将第五pmos管p5和第八pmos管p8截止，使得第四电容c4被充电至vdd；随后，将第四nmos管n4和第六nmos管n6截止，将第五pmos管p5和第八pmos管p8导通，使得第四电容c4的下极板电位变为v0，在第四电容c4的上极板处对电源电压vdd进行幅度提升，得到内部电源v3＝v0+vdd，内部电源v3在第五pmos管p5的控制下对外输出；
47.3)、第三nmos管n3、第五nmos管n5、第四pmos管p4、第七pmos管p7和第三电容c3构成时间交织结构的一半，第四nmos管n4、第六nmos管n6、第五pmos管p5、第八pmos管p8和第四电
容c4构成时间交织结构的另一半，通过该时间交织结构，在一个时钟周期内对电源电压vdd进行稳定连续地幅度提升，得到内部电源v3＝v0+vdd，并在第四pmos管p4和第五pmos管p5的控制下对外交替输出；
48.4)、第九pmos管p9只在第五nmos管n5和第七pmos管p7相互切换时短暂导通，和电压跟随器模块中的辅助运放构成单位增益反馈，保证第三电容c3的下极板电压连续、不发生跳变；第十pmos管p
10
只在第六nmos管n6和第八pmos管p8相互切换时短暂导通，和电压跟随器模块中的辅助运放构成单位增益反馈，保证第四电容c4的下极板电压连续、不发生跳变；
49.5)、第二nmos管n2控制电流源i1只在第三nmos管n3和第四nmos管n4中的任意一个导通时才开始逐渐导通给相应的电容(第三电容c3或者第四电容c4)充电，当第三nmos管n3和第四nmos管n4同时关闭时，电流源i1也关闭，免得充电电流瞬间太大，引起大的毛刺。
50.其中，v0的具体值由偏置电压vbais的大小、第六pmos管p6的参数和第七pmos管p7的参数决定，在此不作限定。
51.需要说明的是，整个电路的具体器件结构可基于常规的cmos工艺实现，在此不再赘述。
52.综上所述，本发明的时间交织电荷泵内电源产生电路，通过时间交织电荷泵模块在每个周期内交替产生输出稳定的且大于电源电压的内部电源，对电源电压进行提升后输出，可有效实现后级运算放大器的轨到轨输入；通过电压跟随器模块构成的反馈使内部电源在时间交织电荷泵模块的交替切换时保持稳定连续，提高了内部电源的稳定性，减小了内部电源的电压跳动。
53.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。