一种适用于智能变电站的模拟断路器的制作方法

1.本发明涉及电力系统模拟断路器技术领域，尤其涉及一种适用于智能变电站的模拟断路器。


背景技术：

2.继电保护现场检测，少不了传动和整组试验；在传动和整组试验时，往往需要多次分合断路器，而断路器反复分合，将影响断路器的使用寿命，在这种背景下，模拟断路器应运而生。
3.目前，国内外均有模拟断路器成品出售，技术方案分为三种：第一种是断路器的微型化，即通过电压、电流和时间继电器搭建断路器回路从而模拟断路器电气特征；第二种是断路器开关特性数字化，如专利申请号cn201820797604.7一种虚拟仪器模拟断路器及专利申请号cn201720320437.2一种多用途智能模拟断路器等，均利用微处理器借助软件算法实现断路器逻辑；第三种是在第一种的基础上增加智能组件，如专利申请号cn201410324458.2智能化模拟断路器；第二种方案较第一种方案有了较大的技术进步，不仅真实地模拟断路器的开关动作特性，并且体积减小、交互界面友好，但由于不支持goose协议的收发，只适用于传统变电站继电保护试验；第三种方案断路器的分合位置指示需通过二次回路的电气接线完成，给现场试验开始前的准备及试验后的恢复带来不便，并且不能模拟断路器二次回路分合闸操作电流对继电保护的动作行为影响和识别操作箱防跳失败逻辑。
4.智能变电站在新建和改扩建过程中，均需要对涉及的继电保护、自动安全装置进行性能和回路试验。这项工作依赖于现场安装的断路器的性能状态，如果断路器处于检修、试验或者故障状态，这项工作就无法进行。现阶段模拟断路器要不不适用于智能变电站，要不为了真实模拟断路器的开关动作特性，需要接入外部电气回路，这样不仅增加试验前的准备和试验后的恢复工作量，而且会增加回路出错风险。


技术实现要素：

5.本发明的目的是为了提供一种适用于智能变电站的模拟断路器，适用于智能变电站继电保护、自动安全装置现场测试，取消依赖外部回路，可靠性强。
6.为解决以上技术问题，本发明的技术方案为：一种适用于智能变电站的模拟断路器，与继电保护及自动安全装置配合，模拟断路器包括：控制器、以太网模块和人机交互设备；控制器为fpga+arm双核芯片，fpga和arm之间通过dma传输技术实现数据交互；以太网模块连接于fpga，用于与继电保护及自动安全装置之间进行光纤数字信号即goose报文的传输；
人机交互设备连接于arm，用于人机交互。
7.所述控制器的工作流程为：步骤一：导入并解析智能变电站提供的整站scd文件，获取ied逻辑关系拓扑，得到被试对象与目标操作对象的映射关系，被试对象为继电保护装置或者自动安全装置，目标操作对象为断路器；得到断路器工作逻辑；步骤二：设置断路器分合闸动作时间、断路器操作箱二次控制回路分合闸电流值、断路器失灵逻辑、远方/就地场景，arm根据分合闸电流值和断路器操作箱直流控制电源电压值，控制分配可编程电阻值；步骤三：fpga控制以太网模块收发，接收来自继电保护装置或自动安全装置发送的goose报文数据，根据fpga时钟节拍记录每帧报文的到达延时θ(t)；fpga通过dma传输技术将goose报文数据交互给arm，arm获取接收到的数据帧中的目标地址、appid及gocbref信息，确定是否是目标操作对象订阅的报文，若不是，直接丢弃，如果是，将进一步解析报文中的dataset，获取分合闸动作信息；步骤四：如果启用断路器失灵逻辑，则返回步骤三；否则，如果接收报文中有分合闸动作置位，则定时比较延时θ(t)与分合闸延时定值，一旦延时θ(t)达到分合闸延时定值，则驱动内部分合闸控制回路的快速继电器，同时实时采集分合闸控制回路中的电流值，如果电流采样值达到设置的分合闸电流值，则目标操作对象goose发送报文中将分合闸位置置位；如果接收报文中分合闸动作没有置位，则返回步骤三；步骤五：如果步骤四中分闸动作置位，则启动计时器，如果检查到合闸动作置位，则比较间隔时间，若只是断路器的机械固有动作时间，则认定为操作箱防跳失败；否则视为正常合闸，目标操作对象goose发送报文中将分合闸位置置位。
8.按以上方案，控制器获得ied逻辑关系拓扑后，通过ai技术识别分合闸动作、分合闸位置及闭锁重合闸信息所在dataset及其内部序号，结合断路器工作逻辑，建立继电保护及自动安全装置与断路器之间io连接图和逻辑关系，并在相应goose报文的dataset中进行匹配，即完成类似传统变电站中继电保护及自动安全装置与断路器之间的电气连接和断路器工作逻辑，达到通过软逻辑替代外围二次控制回路电气连接，从而取消依赖二次控制回路电气连接的目的。
9.按以上方案，控制器还用于进行断路器分合闸电流大小模拟：控制器获取到分合闸命令后，立即驱动内部快速继电器并开始内部计时，常开动触点闭合，检测分合闸电流大小，arm接收fpga交互过来的采样数据，进行数字滤波和电压电流转换处理后得到二次控制回路实际电流值；如果试验断路器逻辑选择失灵，则分合闸位置不作变位处理，如果断路器逻辑选择工作正常，经过分合闸时间及电流值比较后决定是否将分合闸位置、闭锁重合闸及断路器防跳失败信息置位并按照goose协议编码及报文发送输出，完成断路器分合闸电流大小的模拟。
10.按以上方案，控制器采用的是xilinx的zynq系列的xc7z020芯片，该芯片采用fpga+arm双核结构，将fpga的高度实时性、丰富的io资源和arm大量开源资料、有效缩短开发周期有机结合，双核设计简化了总线与外围回路，结构紧凑，同时fpga和arm双核软件不需要分开设计，易于软件维护和升级。
11.按以上方案，所述步骤五中，时间间隔设置为0.3s；记录每次分合闸命令变位时
刻，当检测到断路器有合闸命令，则通过记录的时间信息，比较距离最近一次断路器分闸命令的时间间隔；正常情况下，根据变电站运行规程，断路器分闸后至重合一定大于0.3s，如果间隔时间小于0.3s，则视为断路器防跳失败。
12.本发明具有如下有益效果：继电保护及自动安全装置与模拟断路器的映射关系来自整站scd文件，本发明导入并解析智能变电站提供的整站scd文件，获取ied逻辑关系拓扑，根据接收到的分合闸命令、断路器工作逻辑及延时要求，输出分合闸位置，不仅能够可靠模拟断路器的各种分合闸操作和二次回路分合闸操作电流对继电保护的动作行为影响，而且相对其他模拟断路器，既真实反映了变电站回路连接情况，又减少了对外部回路的依赖；控制器与继电保护及自动安全装置之间进行光纤数字信号即goose报文的传输，无需外部接线；本发明可在智能变电站中广泛应用。
附图说明
13.图1为本发明实施例整体结构示意框图；图2为本实施例模拟断路器工作外围连线；图3为本实施例中模拟墩路器合闸电流电路原理图。
具体实施方式
14.为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本发明作进一步详细说明。
15.请参考图1至图3，本发明为一种适用于智能变电站的模拟断路器，与继电保护及自动安全装置配合，其包括控制器、以太网模块和人机交互设备；控制器为fpga+arm双核芯片，fpga和arm之间通过dma传输技术实现数据交互；以太网模块连接于fpga，用于与继电保护及自动安全装置之间进行光纤数字信号即goose报文的传输；人机交互设备连接于arm，用于人机交互。
16.参见附图1所示，硬件控制器采用fpga+arm双核芯片，双核芯片采用xilinx的zynq系列的xc7z020，该芯片采用fpga+arm双核结构，将fpga的高度实时性、丰富的io资源和arm大量开源资料、有效缩短开发周期有机结合；利用fpga高度实时性和丰富的io资源，完成以太网模块、可编程电阻、ad采样及继电器驱动，承担数据链路层全部工作；arm运行linux操作系统，完成逻辑运算和人机交互管理，拥有linux操作系统和文件系统，可以轻松记录收发数据及时间信息，显示和完整记录整个试验过程及数据，人机交互友好；fpga和arm两核之间借助dma传输技术实现数据交互。双核设计简化了总线与外围回路，硬件结构紧凑，同时fpga和arm双核软件不需要分开设计，易于软件维护和升级。为增强产品的人机交互良好体验，人机交互设备为液晶或触摸屏。
17.控制器的工作流程为：步骤一：智能变电站系统集成商在变电站投运前提供描述整站ied逻辑关系拓扑的scd文件，导入并解析智能变电站提供的整站scd文件，获取ied逻辑关系拓扑，生成并显示被试对象（继电保护装置或者自动安全装置）与目标操作对象（断路器）的映射关系即逻辑关系拓扑；得到断路器工作逻辑；借助ai技术重点识别通过ai技术识别分合闸动作、分合
闸位置及闭锁重合闸信息所在dataset及其内部序号，结合断路器工作逻辑，建立、显示继电保护及自动安全装置与断路器之间io连接图和逻辑关系之间io连接图和逻辑关系，并在相应goose报文的dataset中进行匹配，即完成类似传统变电站两者之间的电气连接和断路器工作逻辑，达到通过软逻辑替代外围二次回路电气连接，从而取消依赖二次回路电气连接的目的；步骤二：设置断路器分合闸动作时间、断路器操作箱二次控制回路分合闸电流值、断路器失灵逻辑、远方/就地场景，arm根据分合闸电流值和断路器操作箱直流控制电源电压值，控制分配可编程电阻值；将串联在回路中的电阻分压用精密电阻的量程控制在ad理想量程内，从而保证电流值采样精度；步骤三：fpga控制以太网模块收发，接收来自继电保护装置或自动安全装置发送的goose报文数据，根据fpga时钟节拍记录每帧报文的到达延时θ(t)；fpga通过dma传输技术将goose报文数据交互给arm，arm获取接收到的数据帧中的目标地址、appid及gocbref信息，确定是否是目标操作对象订阅的报文和测试状态，若不是，直接丢弃，如果是，将进一步解析报文中的dataset，获取分合闸动作信息；并根据断路器分合闸逻辑及匹配的映射关系，按照goose协议格式进行编码，同时遵照发送间隔要求依次发送变位报文；步骤四：如果启用断路器失灵逻辑，则返回步骤三；否则，如果接收报文中有分合闸动作置位，则定时比较延时θ(t)与分合闸延时定值，一旦延时θ(t)达到分合闸延时定值，则驱动内部分合闸控制回路的快速继电器，同时实时采集分合闸控制回路中的电流值，如果电流采样值达到设置的分合闸电流值，则目标操作对象goose发送报文中将分合闸位置置位；如果接收报文中分合闸动作没有置位，则返回步骤三；步骤五：如果步骤四中分闸动作置位，则启动计时器，如果检查到合闸动作置位，则比较间隔时间，若只是断路器的机械固有动作时间，则认定为操作箱防跳失败；否则视为正常合闸，目标操作对象goose发送报文中将分合闸位置置位；本实施例中，时间间隔设置为0.3s，正常情况下，根据变电站运行规程，断路器分闸后至重合一定大于0.3s，如果间隔时间小于0.3s，则视为断路器防跳失败。
18.本实施例中，控制器还用于进行断路器分合闸电流大小模拟：如果需要模拟断路器分合闸电流大小，模拟断路器投入智能变电站现场测试时，还需要接入断路器操作箱二次控制回路，系统同步启用如附图3所示电路，附图3中有主要有可编程电阻、电阻分压用精密电阻和内部控制用继电器辅助常开触点，模拟断路器根据设置的分合闸电流值和操作箱回路电压值，计算得到可编程电阻值，并由fpga驱动分配，改变其他方案中人工手动调节方式。可编程电阻的加入，将使得电阻分压得到的电压值一直在ad理想的量程范围内，保证了采样精度。控制器获取到分合闸命令后，立即驱动内部快速继电器并开始内部计时，常开动触点闭合，检测分合闸电流大小，arm接收fpga交互过来的采样数据，进行数字滤波和电压电流转换处理后得到二次控制回路实际电流值；如果试验断路器逻辑选择失灵，则分合闸位置不作变位处理，如果断路器逻辑选择工作正常，经过分合闸时间及电流值比较后决定是否将分合闸位置、闭锁重合闸及断路器防跳失败信息置位并按照goose协议编码及报文发送输出，完成断路器分合闸电流大小的模拟。
19.本发明的优点为：1、利用整站scd文件获取ied逻辑关系拓扑，取消二次回路接线：区别于传统变电
站用模拟断路器，本发明接收智能变电站光纤以太网goose数据，根据分合闸指令、被试对象与目标操作对象的映射关系及断路器工作逻辑，实现分合闸位置、闭锁重合闸等信号赋值，取消二次回路接线。
20.2、实现精确模拟断路器分合闸时间：模拟断路器投入智能变电站现场测试时，通过光纤以太网接收继电保护装置发出的goose报文； mac设备接收报文不支持时间记录，如果由arm/dsp在接收中断时记录时标，则会存在中断延时造成的时标误差，同时频繁进出中断会占用相当大部分的cpu/dsp资源，导致数据处理资源的紧缺；因此，能够精确控制各个环节延时、且占用arm/dsp资源少的以太网接口方案，是实现模拟断路器分合闸精确操作的关键难点；本发明采用大容量现场可编程逻辑阵列(fpga)作为协处理器，完成以太网数据的收发控制。fpga时钟节拍记录每帧报文的到达延时θ(t)，并通过dma传输技术将以太网数据交互给arm，达到既精确记录报文到达时刻，又减小系统处理报文延时。fpga提供高精度晶振信号给arm，实现了两核同频，统一了计时基准，弥补了linux操作系统先天实时性不足的缺点，分合闸延时控制及断路器防跳失败判别更为精准。为了提高系统在复杂网络环境下正常工作的能力，fpga控制的以太网设置多项定制功能，如目的地址过滤、网络风暴抑制、有效报文检测等。目的地址过滤，可以根据系统订阅的接收端有效地址列表生成hash表，凡是目的地址不在接收地址列表中的报文，直接由fpga丢弃。根据网络风暴报文的特点，fpga能自动过滤网络风暴报文，增强系统的鲁棒。
21.3、能够精确模拟断路器二次控制回路分合闸电流（电阻）的大小：根据设置的断路器二次控制回路分合闸电流（电阻）值和操作回路电源电压值，控制可编程电阻，通过实时采样电流值，实现模拟断路器二次控制回路分合闸电流大小。
22.4、能够实现操作箱防跳性能的自动识别：模拟断路器记录每次分合闸命令变位时刻，当检测到断路器有合闸命令，则通过记录的时间信息，比较距离最近一次断路器分闸命令的时间间隔；正常情况下，根据变电站运行规程，断路器分闸后至重合一定大于0.3s，如果间隔时间小于0.3s，则视为断路器防跳失败；即模拟断路器通过比较收到合闸信号时刻与上次分闸的时间间隔，判断是操作箱防跳失败还是正常的合闸命令。
23.5、能够显示和完整记录整个试验过程及数据：系统拥有linux操作系统和文件系统，可以轻松记录收发数据及时间信息，人机交互友好。
24.6、硬件结构紧凑，软件易于维护：采用xilinx的zynq系列fpga+arm双核结构的芯片，将fpga的高度实时性、丰富的io资源和arm大量开源资料、有效缩短开发周期有机结合。双核设计简化了总线与外围回路，结构紧凑，同时fpga和arm双核软件不需要分开设计，易于软件维护和升级。
25.本发明未涉及部分均与现有技术相同或采用现有技术加以实现。
26.以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。