适用于SiCMOSFET的去饱和保护改进电路、设计方法及应用

适用于sic mosfet的去饱和保护改进电路、设计方法及应用
技术领域
1.本发明属于电路设计技术领域，尤其涉及一种适用于sic mosfet的去饱和保护改进电路、设计方法及应用。


背景技术：

2.近些年来，电力电子装置的主要发展趋势是不断追求更高的功率密度和尝试在更高温度的环境下工作，以此适应各种新兴场合的需要，如电动汽车和风电系统等领域。得益于材料科学和生产工艺的进步，宽禁带半导体器件(如sic mosfet)在工业界开始得到应用。相比于传统的si基器件，sic mosfet有着诸多优势，如高击穿场强、高热导率和高禁带宽度等。因此，以sic mosfet为典型代表的各类宽禁带半导体器件在未来必将逐渐取代各类si基器件。
3.目前，sic mosfet通常被用于高开关速度或是电磁干扰严重的工作场合中，在短路保护的可靠性方面存在一定问题(即它的保护电路被误触发的风险相对较高)，这可能会影响电子设备的正常使用(比如导致设备停运)，影响效益。此外，尽管sic mosfet有着许多优点，但受限于其相对较小的芯片面积，其短路耐受时间较si基器件要明显缩短，通常只有2μs不到。因此，以上这两点因素对于sic mosfet的保护电路提出了更为严苛的设计要求，需要其具备更快的动作速度以及较高的抗干扰性。
4.目前，电力电子装置的保护方式有数种，如去饱和保护法，集成于电路板的罗氏线圈法，基于共源极电感的电流检测法和基于门极电压/电荷的检测法等。其中，去饱和保护方法因为具有集成简单和成本低的优点，一直以来在各类si基装置中使用广泛。
5.由于去饱和保护法是通过监测半导体器件的端电压进行短路判断，因此，在设计其电路时，往往会根据电路的实际参数加上一段稍长的短路检测屏蔽时间(也被称为消隐时间)，以此来避免器件在正常开通瞬间时被误判断为有短路故障发生。所以，受这段消隐时间所限制，该方法的保护速度上限并不高。这个缺陷对于短路耐受时间较长的si基器件而言是可以忽略的，但如果要将其应用于短路保护速度应该更快的sic mosfet，显然需要改良该方案。
6.近几年来，已有一些针对去饱和电路在应用于sic器件时的改动方案，这些方案大部分是围绕“如何提高保护的响应速度”展开研究。其中，多数方案的保护加速效果明显，能一定程度上缩短去饱和保护电路的响应时间。但是，这些方案也存在些许不足，如电路的实现成本高，电路的设计较为复杂，电路的抗干扰性受到影响，或是优化效果仅对单种故障类型有效等，均存在一定的改进空间。
7.目前，针对去饱和保护方案的优化策略可大致分为以下两种，一种是通过在短路保护电路中额外加入微处理器或可编程器件，如dsp和cpld，对被保护开关器件的动作时间进行准确监控和测量，并凭借测量的数据来动态决定消隐时间的长度，可以使这段时间尽量短而又有足够的可靠性。这种策略效果较好，并且也足够灵活，但是电路结构较为复杂，并且成本较为高昂；另一种则是通过直接或间接减少消隐电容的充电时间常数(如减少消
隐电容的数值，从开关器件的门极向消隐电容额外引入充电回路等)，以此加快保护电路的响应速度。这种策略实现较为简单且加速效果明显，但目前该策略下已有的几种方案均存在一定不足，比如能处理的故障类型受限，或者抗干扰性也会受到影响等(即在正常工作时可能会误保护)。
8.为了对基于sic mosfet的电力电子装置进行更为可靠的保护，在对去饱和保护电路进行优化时，对响应速度和抗干扰性的调整应当尽量兼顾。此外，优化范围应当尽量全面，最好能够兼顾到不同的短路故障类型。
9.通过上述分析，现有技术存在的问题及缺陷为：
10.(1)sic mosfet受限于相对较小的芯片面积，短路耐受时间较si基器件明显缩短，只有2μs不到，对于sic mosfet保护电路的设计要求更为严苛，而现有的部分保护电路的响应速度无法充分满足需求。
11.(2)现有针对sic mosfet保护的电路设计较为复杂，电路的抗干扰性受到一定影响，或是优化效果仅对单种故障类型有效等，均存在一定的改进空间。
12.(3)现有针对去饱和保护方案的优化策略中，电路结构较为复杂，并且成本较为高昂；同时能处理的故障类型受限，或者抗干扰性也会受到影响等。


技术实现要素：

13.针对现有技术存在的问题，本发明提供了一种适用于sic mosfet的去饱和保护改进电路、设计方法及应用。
14.本发明是这样实现的，一种应用所述的适用于sic mosfet的去饱和保护改进电路，所述适用于sic mosfet的去饱和保护改进电路包括：
15.典型去饱和保护电路拓扑，用以区分ful故障的逻辑处理电路，以及从mosfet漏极额外引出的消隐电容充电支路。
16.本发明的另一目的在于提供一种应用所述的适用于sic mosfet的去饱和保护改进电路的适用于sic mosfet的去饱和保护改进电路的设计方法，所述适用于sic mosfet的去饱和保护改进电路的设计方法包括：
17.典型去饱和保护电路拓扑加上用以区分ful故障的逻辑处理电路，再加入从mosfet漏极额外引出的消隐电容充电支路，实现对hsf故障处理的加速。
18.进一步，所述适用于sic mosfet的去饱和保护改进电路的设计方法包括以下步骤：
19.步骤一，进行典型去饱和保护电路的设计；
20.步骤二，进行用以实现区分ful故障的逻辑处理电路设计；
21.步骤三，进行用以实现对hsf故障处理加速的额外充电支路设计。
22.进一步，所述步骤一中的典型去饱和保护电路的设计包括：
23.通过对两端电压v
ds
进行实时监测以判断故障是否发生。典型的去饱和保护电路由一个电压比较器，一条rc充电回路，一条放电支路以及一个高耐压二极管组成。该电路结构将根据mosfet的三种不同工作状态而发挥相应作用。
24.当mosfet处于正常的导通状态时，由于电流值id处于较小范围内，两端电压v
ds
很低，二极管将正向偏置导通；消隐电容c
blk
上的电压v
blk
是v
ds
和二极管导通压降vf之和经过
电阻r
s2
和r
s3
分压处理后的一个较小值，低于电压比较器的反转阈值v
ref
，保护不会触发。
25.当mosfet处于关断状态时，两端电压v
ds
很高，二极管反向偏置截止。此时放电支路开启，保证消隐电容上的电荷释放至0，使得在下一次开通时，电容电压v
blk
从0开始正常上升，使保护功能不至于提前触发。
26.当mosfet处于导通状态，且有短路故障发生时，两端电压v
ds
很高，二极管反向偏置截止。由于此时放电支路不导通，v
blk
将由v
dd
充电，迅速增加直至超过v
ref
，比较器输出故障信号至驱动侧，触发短路保护，关断mosfet。
27.于电路仿真软件中搭建典型去饱和保护电路拓扑结构；其中，所述仿真软件包括可导入器件真实模型的pspice和saber；根据实际需要保护的mosfet的电气特性以及整个系统的工作条件，对去饱和保护电路的各个器件进行参数设计；其中，所述工作条件包括电压和电流，所述参数包括电阻和电容的值、二极管的耐压能力以及电压比较器的参考电压；于仿真软件中进行仿真测试，初步验证所设计的去饱和保护电路的功能，包括保护逻辑判断是否正常以及保护动作时间是否满足需求。
28.进一步，所述步骤二中的用以实现区分ful故障的逻辑处理电路设计包括：
29.根据短路发生的时刻，短路故障分为硬开关故障hsf和负载故障ful两类。hsf指的是在器件开通时已经存在短路问题，包括桥臂直通故障；ful指的是在器件已经开通完毕，正常运行一段时间后发生的短路故障。
30.在典型去饱和保护电路拓扑基础上，通过添加少许逻辑器件，对放电支路中的开关m
dg
进行控制，实现对ful和hsf的分别判断和处理。在电路结构中，消隐电容c
blk
的放电支路开关m
dg
的控制信号v
dg
将由两个检测部分共同决定。
31.在hsf检测部分中，采取独立的rc计时，单独为hsf检测提供一段额外的消隐时间t
fix
，不会同时影响ful的检测时间。在选取外部去饱和电路消隐电容c
blk
的数值时将不必再考虑hsf状况。
32.对ful的处理时间取决于器件的内部延迟t
delay
以及外部去饱和电路的消隐时间t
blk
之和，如以下公式所示：
33.t
ful
＝t
blk
+t
delay
。
34.进一步，所述步骤三中的实现hsf故障处理加速的额外充电支路设计包括：
35.在hsf检测部分设计中，额外消隐时间是由rc决定的一个固定值t
fix
，发生hsf故障时保护电路整体的响应时间为所述固定值与外部去饱和电路的消隐时间t
blk
之和，如以下公式所示：
36.t
hsf
＝t
blk
+t
fix
。
37.对固定时间t
fix
进行缩减，通过利用mosfet两端电压在正常开通与hsf两种情况下的差异性进行改良，进而实现对hsf故障的加速处理。
38.在hsf发生时，v
ds
始终维持在母线电压v
bus
水平；而正常开通时，v
ds
将迅速降低至导通压降；选择从mosfet的漏极向hsf检测部分的消隐电容引入一条额外的充电支路；添加所述支路后，在hsf发生时，所述支路为消隐电容提供额外的充电电流i
ex
，该电流的大小与v
bus
正相关，从而实现保护的动态加速效果，加快短路检测的开启；而在正常开通时，由于v
ds
很低，i
ex
极小，忽略不计，不会对消隐电容产生额外影响，不会影响正常开通时的抗干扰性。
39.在设计该部分的额外充电支路时，分析以下几个方面：
40.(1)在进行r1的阻值选取时根据公式以下进行设计：
[0041][0042]
(2)使用额定功率较高的若干个电阻并将进行串联作为一个整体的r1。
[0043]
(3)在整个关断和故障期间，将所述支路加入一个电压跟随器以隔离高压。
[0044]
本发明的另一目的在于提供一种应用所述的适用于sic mosfet的去饱和保护改进电路的设计方法的适用于sic mosfet的去饱和保护改进电路的设计系统，所述适用于sic mosfet的去饱和保护改进电路的设计系统包括：
[0045]
保护电路设计模块，用于进行典型去饱和保护电路的设计；
[0046]
逻辑处理电路设计模块，用于进行实现区分ful故障的逻辑处理电路设计；
[0047]
额外充电支路设计模块，用于进行用以实现对hsf故障处理加速的额外充电支路设计。
[0048]
本发明的另一目的在于提供一种计算机设备，所述计算机设备包括存储器和处理器，所述存储器存储有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行如下步骤：
[0049]
进行典型去饱和保护电路的设计；进行用以实现区分ful故障的逻辑处理电路设计；进行用以实现对hsf故障处理加速的额外充电支路设计。
[0050]
本发明的另一目的在于提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行如下步骤：
[0051]
进行典型去饱和保护电路的设计；进行用以实现区分ful故障的逻辑处理电路设计；进行用以实现对hsf故障处理加速的额外充电支路设计。
[0052]
本发明的另一目的在于提供一种信息数据处理终端，所述信息数据处理终端用于实现所述的适用于sic mosfet的去饱和保护改进电路。
[0053]
结合上述的技术方案和解决的技术问题，本发明所要保护的技术方案所具备的优点及积极效果为：
[0054]
第一、针对上述现有技术存在的技术问题以及解决该问题的难度，紧密结合本发明的所要保护的技术方案以及研发过程中结果和数据等，详细、深刻地分析本发明技术方案如何解决的技术问题，解决问题之后带来的一些具备创造性的技术效果。具体描述如下：
[0055]
本发明对去饱和保护的改动有两个方面。一是利用开关器件的电压在“正常工作”与“发生短路故障”这两种不同工况下时的差异性，以此区分两类短路故障类型之一——硬开关故障(hard switching fault，hsf)与正常开通情况，进而实现仅仅针对hsf的保护加速，而几乎不影响正常情况下的抗干扰性；二是利用一系列逻辑器件将另一类短路故障类型——负载故障(fault under load，ful)与其余情况区分开来，使得在处理该类故障时的消隐时间也得到缩短，保护速度得以加快。
[0056]
本发明提出了一种改进后的去饱和保护方法，在响应速度提高的同时又几乎不牺牲其抗干扰性，且优化范围较为全面，在处理两类不同的短路故障时均得到一定改进。该方案整体上可实现快速而可靠的电路保护。
[0057]
去饱和保护电路通常被集成于驱动电路中，其功能是完成对电力电子装置中过流和短路等故障的监测及处理。本发明改进后的电路对hsf和ful两类短路故障均有一定的加
速效果，且在处理hsf时的保护加速程度可以跟随工作电压正相关变化。其电路构成为：典型去饱和保护电路拓扑，加上用以区分ful故障的逻辑处理电路，再加入从mosfet漏极额外引出的消隐电容充电支路用以实现对hsf故障处理的加速。
[0058]
第二，把技术方案看做一个整体或者从产品的角度，本发明所要保护的技术方案具备的技术效果和优点，具体描述如下：
[0059]
本发明提出了一种改进后的去饱和保护方法，一方面，在响应速度提高的同时又几乎不牺牲其抗干扰性；另一方面，优化范围较为全面，在处理两类典型的不同短路故障时均得到一定改进。整体上，该方案可实现快速而可靠的电路保护。本发明的主要优点有以下几个：
[0060]
1、无需dsp和cpld等复杂且高成本的器件，实现起来相对较为简单，便于集成，且成本较低。
[0061]
2、几乎不影响正常工作时电路的抗干扰性，即不容易误触发保护。
[0062]
3、对于hsf的保护加速效果具备一定的自适应性，电力电子装置的工作电压越高，短路时的保护触发也会越迅速。
[0063]
4、大部分优化策略未同时兼顾对两类短路故障进行改良，通常仅在某一类故障发生时存在优化效果。但本技术可同时兼顾对hsf和ful两类短路故障的改良。
[0064]
表1本发明与现有去饱和保护电路改良方案的各项指标对比
[0065]
去饱和保护电路改良方案抗干扰性成本/复杂程度自适应性适用故障类型加入微处理器或可编程器件不受影响高有hsf和ful减小消隐电容充电时间常数降低低无hsf和ful之一本发明几乎不受影响较低有hsf和ful
[0066]
第三，作为本发明的权利要求的创造性辅助证据，还体现在以下重要方面：本发明的技术方案是否克服了技术偏见：自宽禁带半导体器件问世以来，去饱和保护技术一直被认为不太适合用于保护sic mosfet。虽然该技术有着成本低、结构简单和易于集成等优势，但其响应速度较慢的特点成为了主要制约因素。本发明的技术方案重点针对去饱和保护电路的响应速度进行优化，使响应速度有明显提升，并且对抗干扰性几乎无影响，让去饱和保护技术可以被更好地用于sic mosfet。
附图说明
[0067]
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图做简单的介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下还可以根据这些附图获得其他的附图。
[0068]
图1是本发明实施例提供的适用于sic mosfet的去饱和保护改进电路的设计方法流程图。
[0069]
图2是本发明实施例提供的适用于sic mosfet的去饱和保护改进电路的设计系统结构框图。
[0070]
图3是本发明实施例提供的典型去饱和保护电路的三种工作状态示意图。
[0071]
图3(a)是本发明实施例提供的正常导通状态示意图。
[0072]
图3(b)是本发明实施例提供的关断状态示意图。
[0073]
图3(c)是本发明实施例提供的导通且短路发生状态示意图。
[0074]
图4是本发明实施例提供的两种短路故障类型示意图。
[0075]
图4(a)是本发明实施例提供的hsf示意图；
[0076]
图4(b)是本发明实施例提供的ful示意图；
[0077]
图5是本发明实施例提供的放电支路控制示意图；
[0078]
图6是本发明实施例提供的hsf检测部分额外充电支路示意图；
[0079]
图7是本发明实施例提供的hsf检测部分额外充电支路可选改动方案图；
[0080]
图8是本发明实施例提供的相同消隐时间下改进型与传统型电路处理ful的速度对比图；
[0081]
图9是本发明实施例提供的改进型与传统型去饱和保护电路处理hsf的响应时间对比图；
[0082]
图中：1、保护电路设计模块；2、逻辑处理电路设计模块；3、额外充电支路设计模块。
具体实施方式
[0083]
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0084]
针对现有技术存在的问题，本发明提供了一种适用于sic mosfet的去饱和保护改进电路、设计方法及应用，下面结合附图对本发明作详细的描述。
[0085]
一、解释说明实施例。为了使本领域技术人员充分了解本发明如何具体实现，该部分是对权利要求技术方案进行展开说明的解释说明实施例。
[0086]
如图1所示，本发明实施例提供的适用于sic mosfet的去饱和保护改进电路的设计方法包括以下步骤：
[0087]
s101，进行典型去饱和保护电路的设计；
[0088]
s102，进行用以实现区分ful故障的逻辑处理电路设计；
[0089]
s103，进行用以实现对hsf故障处理加速的额外充电支路设计。
[0090]
如图2所示，本发明实施例提供的适用于sic mosfet的去饱和保护改进电路的设计系统包括：
[0091]
保护电路设计模块1，用于进行典型去饱和保护电路的设计；
[0092]
逻辑处理电路设计模块2，用于进行用以实现区分ful故障的逻辑处理电路设计；
[0093]
额外充电支路设计模块3，用于进行用以实现对hsf故障处理加速的额外充电支路设计。
[0094]
去饱和保护：电路中一种常用的短路(或过流)保护拓扑，通常根据晶体管的输出特性进行设计。
[0095]
本发明旨在提出一种改进后的去饱和保护方法，在响应速度提高的同时又几乎不牺牲其抗干扰性，且优化范围较为全面，在处理两类不同的短路故障时均得到一定改进。该方案整体上可实现快速而可靠的电路保护。
[0096]
去饱和保护电路通常被集成于驱动电路中，其功能是完成对电力电子装置中过流和短路等故障的监测及处理。本发明改进后的电路对hsf和ful两类短路故障均有一定的加速效果，且在处理hsf时的保护加速程度可以跟随工作电压正相关变化。其电路构成为：典型去饱和保护电路拓扑，加上用以区分ful故障的逻辑处理电路，再加入从mosfet漏极额外引出的消隐电容充电支路用以实现对hsf故障处理的加速。
[0097]
1、典型去饱和保护电路
[0098]
根据sic mosfet的输出特性曲线表明，无论电路中发生了过流故障还是短路故障，其工作区域都将由“可调电阻区”转移至“饱和区”，两端电压v
ds
将显著增加。但是在进入饱和区之后，mosfet的电流将近似恒定。因此，可通过对v
ds
进行实时监测以判断故障是否发生。一个典型的去饱和保护电路主要由以下部分组成：一个电压比较器，一条rc充电回路，一条放电支路以及一个高耐压二极管。该电路结构将根据mosfet的三种不同工作状态而发挥相应作用，具体如图3所示。
[0099]
当mosfet处于正常的导通状态时，由于电流值id处于较小范围内，其两端电压v
ds
很低，二极管将正向偏置导通。因此，消隐电容c
blk
上的电压v
blk
将会是v
ds
和二极管导通压降vf之和经过电阻r
s2
和r
s3
分压处理后的一个较小值，低于电压比较器的反转阈值v
ref
，保护不会触发。
[0100]
当mosfet处于关断状态时，两端电压v
ds
很高，二极管反向偏置截止。此时放电支路开启，保证消隐电容上的电荷释放至0，使得在下一次开通时，电容电压v
blk
从0开始正常上升，使保护功能不至于提前触发。
[0101]
当mosfet处于导通状态，然而有短路故障发生时，两端电压v
ds
很高，二极管反向偏置截止。由于此时放电支路不导通，v
blk
将由v
dd
充电，迅速增加直至超过v
ref
，比较器输出故障信号至驱动侧，触发短路保护，关断mosfet。
[0102]
据此，首先可于任意电路仿真软件中搭建以上典型去饱和保护电路拓扑结构。为提高设计准确度，最好使用可导入电子器件真实模型的仿真软件(如pspice和saber)。
[0103]
其次，根据实际需要保护的mosfet的电气特性，以及整个系统的工作条件(电压和电流等)，可以对去饱和保护电路的各个器件进行参数设计(如电阻和电容的值，二极管的耐压能力，电压比较器的参考电压等)。
[0104]
最后，于仿真软件中进行仿真测试，初步验证所设计的去饱和保护电路的功能，如保护逻辑判断是否正常，以及保护动作时间是否满足需求。
[0105]
2、实现区分ful故障的逻辑处理电路
[0106]
根据短路发生的时刻，短路故障可以分为两类：硬开关故障(hsf)和负载故障(ful)。hsf指的是在器件开通时已经存在短路问题，如桥臂直通故障；ful指的是在器件已经开通完毕，正常运行一段时间后发生的短路故障。二者的波形区别如图4所示。两类故障虽然有着不同的波形，但对于电路都是破坏性的，均需要迅速处理。
[0107]
在一次正常的开通过程中，mosfet的端电压v
ds
由母线电压(通常为数百或上千伏特)下降至较低的导通压降(通常为几伏特)需要一定时间。在这段时间里，由于v
ds
数值还比较高，可能会被误判断为有故障发生。因此，在去饱和保护电路中，为了区分hsf与正常开通过程，需要设计一段消隐时间，一般为数百纳秒以上。
[0108]
然而，实际上这个设计在处理ful故障时是多余的。因为，在ful情况下，mosfet在
故障产生前已经处于导通状态，v
ds
已经足够低，只要保护电路再次监测到v
ds
变高，就必然是有过流/短路故障发生，并不需要消隐时间，因此，其保护动作时间在理论上可以远快于hsf情况。
[0109]
但是，在传统去饱和电路拓扑中，并未对hsf和ful的二者的检测电路加以区分。因此，这段用于区分hsf和正常开通行为而添加的较长消隐时间将不可避免地同时限制对ful的保护动作速度。
[0110]
为了解决这个问题，可在图3的典型去饱和保护电路拓扑基础上，通过添加少许逻辑器件，对其放电支路中的开关m
dg
进行控制，以此实现对ful和hsf的分别判断和处理，具体如图5所示。在该电路结构中，消隐电容c
blk
的放电支路开关m
dg
的控制信号v
dg
将由两个检测部分共同决定。
[0111]
在hsf检测部分中，采取了一个独立的rc计时，单独为hsf检测提供了一段额外的消隐时间t
fix
，不会同时影响ful的检测时间。因此，在选取外部去饱和电路消隐电容c
blk
的数值时将不必再考虑hsf状况，即使选取了一个相对更小的电容值(即一段很短的消隐时间)，也不会发生器件在正常开通时却被误判断为hsf而触发误保护的问题。
[0112]
对于ful检测部分，在开通、关断和故障这几种情况下的逻辑情况如表2所示。可见，短路发生时，只需等待比较器和rs锁存器的逻辑输出发生翻转，即可及时的开启短路检测。
[0113]
表2不同情况下ful检测电路的逻辑变化
[0114]
器件状态r/s/q放电支路关断101开启开通完成010关闭短路发生110(不变)关闭
[0115]
因此，在这种设计下，对ful的处理时间取决于这几个器件的内部延迟t
delay
以及外部去饱和电路的消隐时间t
blk
之和，如公式(1)所示。由于外部消隐时间可被显著降低，且目前的各类高速逻辑芯片的延迟仅在纳秒级，因此整体动作时间将会显著缩短，发生ful时的短路危害也相应降低。
[0116]
t
ful
＝t
blk
+t
delay
ꢀꢀꢀ
(1)
[0117]
3、实现hsf故障处理加速的额外充电支路
[0118]
在前一步骤的hsf检测部分设计中，这段额外消隐时间是由rc决定的一个固定值t
fix
，发生hsf故障时保护电路整体的响应时间为该固定值与外部去饱和电路的消隐时间t
blk
之和，如公式2所示。
[0119]
t
hsf
＝t
blk
+t
fix
ꢀꢀ
(2)
[0120]
为了进一步实现对hsf故障的加速处理，对这段固定时间t
fix
进行进一步的缩减，可通过利用mosfet两端电压在正常开通与hsf两种情况下的差异性对其进行改良。
[0121]
根据图4(a)可知，在hsf发生时，v
ds
始终维持在母线电压v
bus
水平；而正常开通时，v
ds
将迅速降低至导通压降。这两种情况下v
ds
差异巨大，因此，可选择从mosfet的漏极向hsf检测部分的消隐电容引入一条额外的充电支路，具体如图6所示。添加该支路后，在hsf发生时，该支路可为消隐电容提供额外的充电电流i
ex
，该电流的大小与v
bus
正相关，从而可实现保护的动态加速效果，加快短路检测的开启；而在正常开通时，由于v
ds
很低，i
ex
极小，可忽
略不计，几乎不会对消隐电容产生额外影响，因此不会影响正常开通时的抗干扰性。
[0122]
在设计该部分的额外充电支路时，需要考虑以下几个方面。
[0123]
其一是r1的阻值选取方面。在正常开通时，尽管v
ds
很小，但如果r1的阻值过小，则仍然可能会对消隐电容的电压产生干扰，进而略微提高保护误触发的风险，影响抗干扰性；如果r1的阻值过大，则保护的动态加速效果会相对不够明显。所以，为了折中这两种情况，在取值时建议根据公式(3)进行大致设计。
[0124][0125]
另一方面，由于该额外支路在mosfet关断与故障期间将始终承载着母线电压，需要注意电阻r1的额定功率和耐压能力，否则可能损坏电路。使用额定功率较高的若干个电阻并将它们进行串联作为一个整体的r1，能够有效地规避这个问题。
[0126]
最后，在整个关断和故障期间，电阻r1的功率耗散会较高，这可能会对电路的效率造成轻微的影响。如果有需要避免这个问题，可以将该支路进一步改动，通过加入一个电压跟随器以隔离高压，具体如图7所示。在该结构下，即使r
d1
和r
d2
的取值达到兆欧级，电压跟随器结构也能准确地将v
ds
利用于对消隐电容充电。这样一来，该支路的损耗可以进一步降低，而又不会影响整条额外充电支路的加速效果。
[0127]
二、应用实施例。为了证明本发明的技术方案的创造性和技术价值，该部分是对权利要求技术方案进行具体产品上或相关技术上的应用实施例。
[0128]
本发明的实施方式可以通过硬件、软件或者软件和硬件的结合来实现。硬件部分可以利用专用逻辑来实现；软件部分可以存储在存储器中，由适当的指令执行系统，例如微处理器或者专用设计硬件来执行。本领域的普通技术人员可以理解上述的设备和方法可以使用计算机可执行指令和/或包含在处理器控制代码中来实现，例如在诸如磁盘、cd或dvd-rom的载体介质、诸如只读存储器(固件)的可编程的存储器或者诸如光学或电子信号载体的数据载体上提供了这样的代码。本发明的设备及其模块可以由诸如超大规模集成电路或门阵列、诸如逻辑芯片、晶体管等的半导体、或者诸如现场可编程门阵列、可编程逻辑设备等的可编程硬件设备的硬件电路实现，也可以用由各种类型的处理器执行的软件实现，也可以由上述硬件电路和软件的结合例如固件来实现。
[0129]
三、实施例相关效果的证据。本发明实施例在研发或者使用过程中取得了一些积极效果，和现有技术相比的确具备很大的优势，下面内容结合试验过程的数据、图表等进行描述。
[0130]
为了验证该方案的可行性，本发明于saber仿真软件中依照图3和图7结构搭建了短路测试平台，对所提方案进行验证。电路中各元件大部分采用真实器件，提高了仿真的可靠性。
[0131]
仿真中的主要参数如下表所示：
[0132]vds
/vv
gs
/vt
blk
/nsc
blk
/pfr1/kωr2/kωr
d1
/kωr
d2
/kω400+15/06406004598020
[0133]
在传统型去饱和保护电路中，为了保证在处理hsf故障时的消隐时间t
blk
为设定的640ns，消隐电路的时间常数需要较高，而同步影响了ful的处理速度；而在改进型去饱和保护电路中，由于设置了额外的环节单独为hsf提供消隐时间，ful的处理速度得以提升。如图
8相同消隐时间下改进型与传统型电路处理ful的速度对比所示，在短路发生130ns后，改进型去饱和电路开始切断短路电流，而传统型去饱和电路耗时约160ns。
[0134]
如图9改进型与传统型去饱和保护电路处理hsf的响应时间对比所示，在仿真给定的工况下，传统去饱和保护电路处理hsf故障的响应时间大约为640ns，而同等电压条件下，改进型去饱和保护电路的响应时间大约为610ns，且随着工作母线电压的提升，在400v和500v时响应时间分别被进一步缩短到570ns和530ns，体现了其响应速度的动态适应性特点。
[0135]
需要声明，改进型去饱和保护电路对保护的加速效果不是固定的，仿真结果仅表明了在给定参数条件下的效果作为原理性验证。实际使用该方案时可根据需求进行决定关键参数。以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，都应涵盖在本发明的保护范围之内。