COT控制电路、方法以及相关集成电路与流程

cot控制电路、方法以及相关集成电路
技术领域
1.本发明涉及电子电路，具体但不仅限于一种具有过流保护的恒定导通时间(constant on time,cot)控制电路、方法以及相关集成电路。


背景技术：

2.近年，直流-直流开关变换器被广泛地应用于各种工业电子设备及消费电子设备中，cot控制由于优越的暂态响应，在直流-直流开关变换器中得到了广泛应用。通过控制开关变换器中开关元件的导通和关断，将开关变换器接收的供电电压转换为合适的输出电压。但是，与此同时，当负载突变时，cot控制中输出电流的快速上升也会带来很多问题。如果不对输出电流进行限制，将对系统造成损坏。
3.一般地，在cot控制中，控制电路将采样续流开关管流过的电流，判断续流开关管的电流是否低于谷底电流限，只有当续流开关管的电流低于谷底电流限后才允许主开关管再次导通。在集成的同步功率控制方案中，因为主开关管和续流开关管被集成在同一芯片上，所以续流开关管上的导通电阻特性是已知的。因此可通过在芯片内部监控流过续流开关管上的电流信息进而对电流进行限制，输出电流不容易失控。
4.然而，在一些异步解决方案或外部驱动同步功率管的解决方案中，由于芯片外部续流开关管的导通电阻特性未知，并不能简单地直接监控续流开关管上流过的电流，即使设置控制流过主开关管电流的电流限值，由于系统设置的最小导通时间和最小关断时间的存在，一旦变换器短路且没有其他信号对电流进行限制，系统的电流依然会失控。


技术实现要素：

5.针对现有技术中的一个或多个问题，本发明提供一种能够在异步解决方案或外部驱动的同步解决方案中，对开关变换器的电流能很好控制的控制电路和方法。
6.本发明由独立权利要求的特征限定，一些特定实施例在从属权利要求中限定。
7.本发明的第一方面提出了一种用于开关变换器的cot控制电路，该开关变换器包括主开关管，所述控制电路包括：电压比较电路，接收电压反馈信号，并将电压反馈信号和电压参考信号比较，产生比较信号，其中，电压反馈信号代表开关变换器的输出电压信号；导通时间产生电路，产生导通时长控制信号，其中，导通时长控制信号控制主开关管的导通时长；限流监测电路，接收电流采样信号和主开关管控制信号，并将电流采样信号在主开关管关断时刻的值和第一限流参考值比较，产生电流误差信号，其中，所述电流采样信号代表流过主开关管的电流，所述电流误差信号代表在主开关管关断时刻电流采样信号的值与第一限流参考值之间的差值，所述主开关管控制信号用于控制主开关管的关断和导通切换；以及控制模块，接收比较信号、导通时长控制信号和电流误差信号，并根据比较信号、导通时长控制信号和电流误差信号产生主开关管控制信号，其中，电流误差信号用于调整主开关管延时导通的延时时长。
8.本发明的另一方面提出了一种用于开关变换器的集成电路，包括：输入管脚，接收
输入电压信号；开关管脚；反馈管脚，接收电压反馈信号，其中，电压反馈信号代表开关变换器的输出电压信号；主开关管，具有第一端、第二端和控制端，主开关管的第一端耦接输入管脚，主开关管的第二端耦接开关管脚，主开关管的控制端接收主开关管控制信号；以及如上所述的限流控制电路。
9.本发明的又一方面提出了一种用于开关变换器的cot控制方法，该开关变换器包括主开关管，所述控制方法包括：在主开关管关断时刻，采样并保持流过主开关管的电流，产生电流采样保持信号；将电流采样保持信号和第一限流值比较并将电流采样保持信号和第一限流值的误差放大，产生电流误差信号；根据电流误差信号的值延迟主开关管的导通时刻。
附图说明
10.图1所示为根据本发明实施例的buck开关变换器100的示意框图；
11.图2示出了根据本发明实施例的boost开关变换器100 的示意框图；
12.图3所示为根据本发明图1、图2中一个实施例的限流监测电路13的原理图；
13.图4所示为根据本发明实施例的控制模块14的原理图；
14.图5所示为根据本发明又一个实施例的控制模块14的原理图；
15.图6所示为根据本发明实施例的延时电路141的示意框图；
16.图7所示为根据本发明图5所示实施例的信号波形图；
17.图8所示为根据本发明又一实施例的限流监测电路13和控制模块14的电路原理图；
18.图9所示为根据本发明又一个实施例的buck开关变换器 300的示意框图；
19.图10所示为根据本发明图9所示实施例中控制模块14的电路原理图；
20.图11所示为根据本发明实施例的一种用于开关变换器的控制方法流程示意图。
21.如附图所示，在所有不同的视图中，相同的附图标记指代相同的部分。在此提供的附图都是为了说明实施例、原理、概念等的目的，并非按比例绘制。
具体实施方式
22.下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在下面对本发明的详细描述中，为了更好地理解本发明，描述了大量的细节。然而，本领域技术人员将理解，没有这些具体细节，本发明同样可以实施。为了清晰明了地阐述本发明，本文简化了一些具体结构和功能的详细描述。此外，在一些实施例中已经详细描述过的类似的结构和功能，在其它实施例中不再赘述。尽管本发明的各项术语是结合具体的示范实施例来一一描述的，但这些术语不应理解为局限于这里阐述的示范实施方式。
23.在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一个实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当
理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称“元件”“连接到”或“耦接”到另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
24.图1所示为根据本发明实施例的buck开关变换器100的示意框图。如图1所示，主开关管101、续流开关管102、电感器lout 和电容器cout连接形成降压buck拓扑结构。
25.主开关管101和续流开关管102串联耦接在buck开关变换器100的输入端和参考地之间，主开关管101和续流开关管102的公共节点标记为开关节点sw；电感器lout耦接在开关节点sw和 buck开关变换器100的输出端之间；电容器cout耦接在buck 开关变换器100的输出端和逻辑地之间。在图1所示实施例中，主开关管101为一个功率开关管，具有第一端、第二端和控制端。主开关管101的第一端耦接buck开关变换器100的输入端，第二端耦接续流开关管102的一端形成开关节点sw。在一个实施例中，续流开关管102也包括一个功率开关管。在另一个实施例中，续流开关管 102也可以为一个二极管。
26.控制电路包括电压比较电路11、导通时间产生电路12、限流监测电路13和控制模块14。
27.电压比较电路11接收电压反馈信号vfb，并将电压反馈信号vfb和电压参考信号比较，产生比较信号ca，其中，电压反馈信号vfb代表开关变换器100的输出电压信号vout。
28.导通时间产生电路12产生一个导通时长控制信号ton，用于控制主开关管101的导通时间长短。导通时长控制信号ton包括一个具有高低逻辑电平的逻辑信号，在一个实施例中，当导通时长控制信号ton从逻辑低变为逻辑高时，主开关管101关断。
29.限流监测电路13接收电流采样信号vcs和第一控制信号 ctrl1，并将电流采样信号vcs在主开关管101关断时刻的值和第一限流参考值比较，产生电流误差信号eao。其中，电流采样信号 vcs代表流过主开关管101的电流；电流误差信号eao代表电流采样信号vcs在主开关管101关断时刻的值和第一限流参考值之间的误差；第一控制信号ctrl1(即主开关管控制信号)用于控制主开关管101的关断和导通切换。主开关管101的关断时刻是指主开关管 101由导通状态向关断状态转变的时刻。本领域一般技术人员可以理解，主开关管101具有一定的关断时间，流过主开关管101的电流经过该关断时间后才能变为零。在一个实施例中，主开关管101的关断时刻是指控制主开关管101的第一控制信号ctrl1由逻辑高变为逻辑低的时刻。
30.控制模块14接收比较信号ca、导通时长控制信号ton和电流误差信号eao，并根据比较信号ca、导通时长控制信号ton 和电流误差信号eao产生第一控制信号ctrl1。在一个同步控制的实施例中，续流开关管102包括一个功率开关管，此时，控制模块14 还输出第二控制信号ctrl2用于控制续流开关管102的导通和关断。在一个实施例中，第一控制信号ctrl1和第二控制信号ctrl2逻辑互补。
31.在一个实施例中，主开关管101和控制电路被集成在芯片 10-1内部，而续流开关管102、电感器lout和电容器cout位于芯片10-1的外部。芯片10-1具有输入引脚in、反馈引脚fb和开关引脚sw。主开关管101的第一端通过输入引脚in耦接buck开关变换器100的输入端接收输入电压信号vin，主开关管101的第二端通过开关引脚sw耦接续流开关管102的一
端。
32.在图1所示实施例中，功率开关管可以包括金属半导体场效应管(metal oxide semiconductor field effect transistor，mosfet)、结型场效应晶体管(junction field-effect transistor，jfet)、绝缘栅型双极性晶体管(insulated gate bipolar transistor，igbt)以及双扩散金属氧化物半导体(double diffusion metal oxide semiconductor， dmos)等等任何合适的可控半导体开关器件。
33.图1所示的控制电路同样可以用于其他合适的开关电路拓扑中。例如，图2示出了根据本发明实施例的boost开关变换器100 的示意框图。如图2所示，主开关管201、续流开关管202、电感器 lout和电容器cout连接形成升压boost拓扑结构。
34.与图1所示实施例类似的，主开关管201为一个功率开关管。主开关管201的一端和续流开关管202的一端形成开关节点sw；主开关管201的另一端电连接至参考地。在一个实施例中，续流开关管202也包括一个功率开关管。在另一个实施例中，续流开关管202 也可以为一个二极管。主开关管201和控制电路被集成在芯片10-2 内部，而续流开关管202、电感器lout和电容器cout位于芯片 10-2的外部。芯片10-2具有开关引脚sw，主开关管201的一端通过开关引脚sw耦接续流开关管202的一端。控制电路产生第一控制信号ctrl1控制主开关管201的导通和关断。
35.在同步控制的实施例中，续流开关管202也可以为一个功率开关管，此时，控制模块14还输出第二控制信号ctrl2用于控制续流开关管202的导通和关断。其中，第一控制信号ctrl1和第二控制信号ctrl2逻辑互补。
36.图3所示为根据本发明一个实施例的限流监测电路13的原理图。如图3所示，限流监测电路13包括采样保持电路131和误差放大电路132。
37.采样保持电路131接收电流采样信号vcs和第一控制信号 ctrl1，并在第一控制信号ctrl1的有效沿时刻对电流采样信号 vcs进行采样保持，产生电流采样保持信号vcs_hold。在一个实施例中，第一控制信号ctrl1的有效沿时刻包括第一控制信号ctrl1 从逻辑高变为逻辑低的时刻，也即是控制主开关管101关断的时刻。在一个实施例中，采样保持电路131包括单脉冲信号发生器1311、采样开关1312和保持电容1313。单脉冲信号发生器1311接收第一控制信号ctrl1，并在第一控制信号ctrl1的下降沿时刻产生一个脉冲信号。在另一个实施例中，脉冲触发器1311也可以接收第二控制信号ctrl2，并在第二控制信号ctrl2的上升沿时刻产生脉冲信号。采样开关1312具有第一端、第二端和控制端，其第一端接收电流采样信号vcs，第二端输出电流采样保持信号vcs_hold，控制端接收单脉冲信号发生器1311输出的脉冲信号。保持电容1313耦接在采样开关1312第二端和参考地之间。在第一控制信号ctrl1每个周期的下降沿时刻，采样开关1312导通，电流采样信号vcs通过采样开关1312给保持电容1313充电。保持电容1313上的电压信号即为电流采样保持信号vcs_hold。在一个实施例中，电流采样保持信号 vcs_hold代表在第一控制信号ctrl1的有效沿时刻电流采样信号 vcs的值，也即是主开关管101关断时刻流过主开关管101的电流值。
38.误差放大电路132接收电流采样保持信号vcs_hold和第一限流参考值vlimit，并将电流采样保持信号vcs_hold和第一限流参考值vlimit比较，产生电流误差信号eao。其中，电流误差信号eao代表电流采样保持信号vcs_hold和第一限流参考值vlimit之间的差值。在一个实施例中，误差放大电路132包括电压误差放大器 1321。在其他实施例中，误差
放大电路132也可包括跨导放大器等其他类型的误差放大电路。
39.图4所示为根据本发明实施例的控制模块14的原理图。如图4所示，控制模块14包括延时电路141和逻辑电路142。
40.延时电路141接收比较信号ca和电流误差信号eao，并根据电流误差信号eao的值对比较信号ca延时，产生第一导通触发信号trig-s1，其中，比较信号ca延时的时长与电流误差信号eao 的值相关。在一个实施例中，比较信号ca延时的时长与电流误差信号eao的值成正比。在一个实施例中，当主开关管101关断时刻流过主开关管101的电流超过第一限流参考值vlimit越多，比较信号 ca延时的时长越长，也即主开关管101在下一周期的导通时刻延后的时间越长。
41.逻辑电路142接收第一导通触发信号trig-s1和导通时长控制信号ton，并对第一导通触发信号trig-s1和导通时长控制信号 ton做逻辑运算，产生第一控制信号ctrl1。在图4所示实施例中，逻辑电路142被示意为一个rs触发器，具有置位端s、复位端r、第一输出端q1和第二输出端q2。rs触发器的置位端s接收第一导通触发信号trig-s1；rs触发器的复位端r接收导通时长控制信号 ton；rs触发器对第一导通触发信号trig-s1和导通时长控制信号 ton进行逻辑运算后在第一输出端q1输出第一控制信号ctrl1，在第二输出端q2输出第二控制信号ctrl2(在有需要第二控制信号 ctrl2的场合)。
42.图5所示为根据又一个实施例的控制模块14的原理图。在图5所示实施例中，控制模块14依然包括延时电路141和逻辑电路 142，然而延时电路141不再对比较信号ca进行延时，而是对逻辑电路142的输出信号进行延时。
43.如图5所示，逻辑电路142接收比较信号ca和导通时长控制信号ton，并对比较信号ca和导通时长控制信号ton做逻辑运算，产生控制信号ctrl1-o。在图5所示实施例中，逻辑电路142 被示意为一个rs触发器，具有置位端s、复位端r、第一输出端q1 和第二输出端q2。rs触发器的置位端s接收比较信号ca；rs触发器的复位端r接收导通时长控制信号ton；rs触发器对比较信号 ca和导通时长控制信号ton进行逻辑运算后在第一输出端q1输出控制信号ctrl1-o，在第二输出端q2输出第二控制信号ctrl2。
44.延时电路141接收控制信号ctrl1-o和电流误差信号eao，并根据电流误差信号eao的值对控制信号ctrl1-o延时，产生第一控制信号ctrl1。其中，控制信号ctrl1-o的延时时长与电流误差信号eao的值相关。在一个实施例中，控制信号ctrl1-o的延时时长与电流误差信号eao的值成正比。在一个实施例中，当主开关管 101关断时刻流过主开关管101的电流超过第一限流参考值vlimit越多，控制信号ctrl1-o延时的时长越长，也即主开关管101在下一周期的导通时刻延后的时间越长。
45.在图4和图5所示实施例中，延时电路141包括多种可实现对其输入信号延时的电路方式，可以为数字实现电路也可以为模拟实现电路。在一个实施例中，延时电路141包括如图6所示的计数器。如图6所示，计数器包括输入端、使能端、计数控制端和输出端。计数器的输入端接收时钟信号clk；计数器的使能端接收比较信号 ca(或控制信号ctrl-o)；计数器的计数控制端接收电流误差信号eao。计数器在比较信号ca(或控制信号ctrl-o)的边沿时刻使能计数器对时钟信号clk计数，电流误差信号eao根据其值控制计数器对时钟信号clk计数的数量，以实现对比较信号ca(或控制信号 ctrl-o)的延时时长的调节。
46.图7所示为根据本发明图5所示实施例的信号波形图。结合图5和图7所示可知，控
制信号ctrl-o被延时电路141延时后变为第一控制信号ctrl1。如图所示，控制信号ctrl-o在每一个开关周期被延时的时间是变化的，分别被示意为时间段td1、td2、td3。时间段td1、td2、td3由误差信号eao的值决定。
47.图8所示为根据本发明实施例的限流监测电路13和控制模块14的电路原理图。图8所示实施例中的限流监测电路13和图3 所示的限流监测电路13的区别在于：图8所示实施例中的限流监测电路13还包括电压比较器1322。电压比较器1322接收电流采样保持信号vcs_hold和第二限流参考值vlimabs，并将电流采样保持信号vcs_hold和第二限流参考值vlimabs比较，产生限流信号vf。当电流采样保持信号vcs_hold上升到第二限流参考值vlimabs时，限流信号vf控制主开关管101关断。在一个实施例中，限流信号vf 包括一个具有高低逻辑电平的逻辑信号。在一个实施例中，当限流信号vf从逻辑低变为逻辑高时，主开关管101被关断。
48.由于限流信号vf的存在，因此图8所示实施例中的控制模块14和图5所示的控制模块14的区别在于：图8所示实施例中的控制模块14中的逻辑电路142进一步包括一个与逻辑门1422。具体地，与逻辑门1422接收限流信号vf和导通时长控制信号ton，并对限流信号vf和导通时长控制信号ton做逻辑与运算，并产生关断触发信号trig-r。rs触发器1421的置位端s接收比较信号ca；rs触发器的复位端r接收关断触发信号trig-r；rs触发器对比较信号ca和关断触发信号trig-r进行逻辑运算后在第一输出端q1输出控制信号ctrl1-o，在第二输出端q2输出第二控制信号ctrl2。
49.图9所示为根据本发明又一个实施例的buck开关变换器 300的示意框图。和图1所示开关变换器100相比，开关变换器300 中的控制模块14进一步接收电压反馈信号vfb，并根据比较信号ca、导通时长控制信号ton和电流误差信号eao产生第一控制信号 ctrl1和第二控制信号ctrl2。其中，第一控制信号ctrl1的延时时长与电流误差信号eao的值和电压反馈信号vfb的值相关。
50.图10所示为根据本发明图9所示实施例中控制模块14的电路原理图。如图10所示，控制模块14包括延时电路141和逻辑电路142。延时电路141包括斜坡电压产生电路1411、斜坡比较电路 1412和逻辑门电路1413。
51.斜坡电压产生电路1411接收电压反馈信号vfb，并将电压反馈信号vfb转换为一个斜坡电压信号vramp。在一个实施例中，斜坡电压信号vramp的斜率和电压反馈信号vfb的值成正比，即：电压反馈信号vfb的值越低，斜坡电压信号vramp的斜率越小(斜坡电压信号vramp上升越缓慢)。
52.斜坡比较电路1412接收斜坡电压信号vramp和电流误差信号eao，并将斜坡电压信号vramp和电流误差信号eao比较，产生延时信号delay。在一个实施例中，延时信号delay包括一个具有高低逻辑电平的逻辑信号。在一个实施例中，当斜坡电压信号vramp 大于电流误差信号eao时，延时信号delay将从逻辑低电平变为逻辑高电平。
53.逻辑门电路1413将对延时信号delay和比较信号ca做逻辑运算，并产生第二导通触发信号trig-s2。在图10所示实施例中，逻辑门电路1413包括逻辑与门。
54.逻辑电路142接收第二导通触发信号trig-s2和导通时长控制信号ton，并对第二导通触发信号trig-s2和导通时长控制信号 ton做逻辑运算，产生第一控制信号ctrl1。在图4所示实施例中，逻辑电路142被示意为一个rs触发器，具有置位端s、复位端r、第一输出
端q1和第二输出端q2。rs触发器的置位端s接收第二导通触发信号trig-s2；rs触发器的复位端r接收导通时长控制信号 ton；rs触发器对第二导通触发信号trig-s2和导通时长控制信号 ton进行逻辑运算后在第一输出端q1输出第一控制信号ctrl1，在第二输出端q2输出第二控制信号ctrl2。
55.图11所示为根据本发明实施例的一种用于开关变换器的 cot控制方法流程示意图。图11所示控制方法可用于前述所有实施例的开关变换器中。在一个实施例中，该控制方法包括步骤1-3。
56.步骤1，在主开关管101关断时刻，采样并保持流过主开关管101的电流，产生电流采样保持信号vcs_hold。
57.步骤2，将电流采样保持信号vcs_hold和第一限流值 vlimit比较，并将两者的误差放大，产生电流误差信号eao。
58.步骤3，根据电流误差信号eao的值延迟主开关管101的导通时刻，其中，主开关管101的导通时刻延迟的时长和电流误差信号eao的值相关。在一个实施例中，主开关管101的导通时刻延迟的时长与电流误差信号eao的值成正比。
59.在一个实施例中，步骤3还包括：产生电压反馈信号vfb，并根据电压反馈vfb和电流误差信号eao的值延迟主开关管101的导通时刻，其中，主开关管101的导通时刻延迟的时长与电压反馈vfb的值和电流误差信号eao的值相关。在一个实施例中，主开关管101的导通时刻延迟的时长与电压反馈vfb的值成反比。在一个实施例中，主开关管101的导通时刻延迟的时长与电流误差信号eao 的值成正比。
60.在一个实施例中，该控制方法还包括步骤4。在步骤4中，将电流采样保持信号vcs_hold和第二限流值vlimabs比较并产生限流信号vf。在一个实施例中，当电流采样保持信号vcs_hold大于第二限流值vlimabs时，限流信号vf控制主开关管101关断。
61.虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。