一种死区时间可调节的半桥驱动电路的制作方法

1.本发明涉及电子电路技术领域，尤其涉及一种死区时间可调节的半桥驱动电路。


背景技术：

2.随着高功率密度、高效率开关电源的普及，半桥电路也广泛应用于中小功率的快充电源中，传统的半桥电路的死区时间普遍是固定不可以调节，对于不同的半桥驱动电源系统，死区时间偏大会导致电源效率得不到进一步提升，死区时间偏小，会导致可靠性得不到保证，因此可以灵活设置的死区时间产生电路，对于兼容不同的电源系统有着重要的意义。


技术实现要素：

3.本发明的目的是提供一种死区时间可调节的半桥驱动电路，可以广泛应用于不同电源系统中，提高电源的可靠性的同时兼顾提高电源的整体效率。
4.为此，本发明实施例提供了一种死区时间可调节的半桥驱动电路，包括：互补驱动信号发生电路和死区时间产生电路；
5.所述互补驱动信号发生电路包括第一分压电路；所述死区时间产生电路包括第二分压电路；
6.所述互补驱动信号发生电路通过第一驱动信号输出节点输出第一驱动信号，通过第二驱动信号输出节点输出第二驱动信号，所述第一驱动信号和所述第二驱动信号构成互补脉冲宽度调制信号pwm；
7.将所述第一驱动信号和所述第二驱动信号作为死区时间产生电路的控制信号和逻辑信号，使得所述死区时间产生电路的两个输出端分别输出第一半桥输出信号和第二半桥输出信号；
8.其中，第一半桥输出信号的低电平输出随第一驱动信号的信号翻转同时响应，第一半桥输出信号的高电平输出随第一驱动信号翻转延时响应；第二半桥输出信号的低电平输出随第二驱动信号的信号翻转同时响应，第二半桥输出信号的高电平输出随第二驱动信号翻转延时响应；
9.所述第一分压电路用以控制所述第一驱动信号和第二驱动信号的翻转周期；所述第二分压电路用以控制所述延时响应的时间，即所述半桥驱动电路的死区时间。
10.优选的，所述互补驱动信号发生电路包括：第一双运算放大器、rs触发器、反相器、开关管s1、开关管s2、第一电容、第一分压电阻和第二分压电阻；
11.所述第一双运算放大器包括供电输入引脚、接地引脚、第一同相输入端、第一反相输入端、第一输出端、第二同相输入端、第二反相输入端和第二输出端；
12.所述供电输入引脚和第二反相输入端分别接电源电压，所述第一分压电阻和第二分压电阻串联连接在供电输入引脚和地之间；第一分压电阻和第二分压电阻相接的第一电位点接第一同相输入端，第一反相输入端和第二同相输入端分别串联所述第一电容接地；
第一输出端接rs触发器的s引脚，第二输出端接rs触发器的r引脚，所述rs触发器的q引脚接第二驱动信号输出节点，且所述rs触发器的q引脚接反相器的输入端，所述反相器的输出端接第一驱动信号输出节点；所述开关管s1和开关管s2串联在电源和地之间，所述开关管s1和开关管s2之间的第二电位点分别接第一反相输入端和所述第一电容；rs触发器的q引脚还接开关管s1的控制输入，rs触发器的qn引脚接开关管s2的控制输入。
13.进一步优选的，所述互补驱动信号发生电路还包括：
14.第一上拉电阻，所述第一上拉电阻设置在电源与开关管s1之间；
15.第一下拉电阻，所述第一下拉电阻设置在电源与开关管s2之间。
16.进一步优选的，所述互补驱动信号发生电路在初始状态下，电源电压由第一分压电阻和第二分压电阻分压，所述第一电位点的电位使得第一双运算放大器的第一信号输出端输出高电平信号；所述第二驱动信号输出节点输出高电平信号，所述第一驱动信号输出节点输出低电平信号；
17.所述第一信号输出端的高电平信号接入开关管s1使其导通，所述第二信号输出端的低电平信号接入开关管s2使其关断，电源通过第一上拉电阻对第一电容充电；第一电容在第一电容电压超过第一分压电阻上的分压时，第一同相输入端的电压低于第一反相输入端的电压，第一信号输出端输出低电平信号；随着充电时间延长，第一电容电压继续上升，当第一电容电压达到电源电压时，第二同相输入端的电压不再低于第二反相输入端的电压，第二信号输出端输出高电平信号；所述第二驱动信号输出节点输出低电平信号，所述第一驱动信号输出节点输出高电平信号；
18.所述第一信号输出端的低电平信号接入开关管s1使其关断，所述第二信号输出端的高电平信号接入开关管s2使其导通，第一电容通过第一下拉电阻放电；第一电容在第一电容电压降低到第一分压电阻上的分压时，第一同相输入端的电压不低于第一反相输入端的电压，第一信号输出端输出高电平信号；所述第二驱动信号输出节点再次输出高电平信号，所述第一驱动信号输出节点再次输出低电平信号。
19.优选的，所述死区时间产生电路包括：第二双运算放大器、第一与门、第二与门、开关管s3、开关管s4、开关管s5、开关管s6、第二电容、第三电容、第三分压电阻和第四分压电阻；
20.所述第二双运算放大器包括供电输入引脚、接地引脚、第一同相输入端、第一反相输入端、第一输出端、第二同相输入端、第二反相输入端和第二输出端；
21.所述供电输入引脚接电源电压，所述第三分压电阻和第四分压电阻串联连接在供电输入引脚和地之间；第三分压电阻和第四分压电阻相接的第一电位点分别接第一反相输入端和第二反相输入端，所述第一同相输入端接第二电位点串联所述第二电容接地；所述第二同相输入端接第三电位点串联所述第三电容接地；所述开关管s3串接在电源和第三电位点之间，所述开关管s5串接在第三电位点与地之间；所述开关管s6串接在电源和第二电位点之间，所述开关管s4串接在第二电位点与地之间；所述开关管s3和开关管s4的控制信号接第一驱动信号，所述开关管s5和开关管s6的控制信号接第二驱动信号；所述第一驱动信号和所述第二驱动信号构成互补脉冲宽度调制信号pwm；
22.所述第二驱动信号和所述第一输出端接入所述第一与门，所述第一与门的输出端输出第二半桥输出信号，所述第一驱动信号和所述第二输出端接入所述第二与门，所述第
二与门的输出端输出第一半桥输出信号；
23.所述第一半桥输出信号与所述第二半桥输出信号之间的死区时间与所述第三分压电阻和第四分压电阻之比具有相关性。
24.进一步优选的，所述第一半桥输出信号与所述第二半桥输出信号之间的死区时间与所述第三分压电阻和第四分压电阻之比呈正相关。
25.进一步优选的，所述死区时间产生电路还包括第二上拉电阻，所述第二上拉电阻设置在电源与第二电位点之间；
26.所述死区时间产生电路还包括第二下拉电阻和第三下拉电阻，所述第二下拉电阻设置在第一与门的输出端与地之间，所述第三下拉电阻设置在第二与门的输出端与地之间。
27.进一步优选的，所述死区时间产生电路在初始状态下，第一驱动信号为低电平，第二驱动信号为高电平；
28.所述开关管s3关断，所述开关管s5导通，将第二同相输入端接地，第二输出端输出低电平信号，第二与门的输出端输出低电平的第一半桥输出信号；
29.所述开关管s4关断，所述开关管s6导通，电源通过上拉电阻对第二电容充电；在第二电容电压达到第三分压电阻上的分压时，第一同相输入端的电压达到第一反相输入端的电压，第一输出端输出高电平信号；第一与门的输出端输出高电平的第二半桥输出信号；
30.在第一时间后，发生驱动信号翻转，第一驱动信号变为高电平，第二驱动信号变为低电平；
31.所述开关管s4导通，所述开关管s6关断，第二电容对地放电，第一同相输入端接地，第一输出端输出低电平信号，第一与门的输出端输出低电平的第二半桥输出信号；
32.所述开关管s3导通，所述开关管s5关断，电源通过上拉电阻对第三电容充电；在第三电容电压达到第三分压电阻上的分压时，第二同相输入端的电压不再低于第二反相输入端的电压，第二输出端输出高电平信号；第二与门的输出端输出高电平的第一半桥输出信号；
33.再经过第一时间后，再次发生驱动信号翻转，第一驱动信号再次变为低电平，第二驱动信号再次变为高电平；
34.所述开关管s3导通，所述开关管s5关断，第三电容对地放电，第二同相输入端接地，第二输出端输出低电平信号，第二与门的输出端输出低电平的第一半桥输出信号；
35.所述开关管s4导通，所述开关管s6关断，电源通过上拉电阻对第二电容充电；在第二电容电压达到第三分压电阻上的分压时，第一同相输入端的电压不再低于第一反相输入端的电压，第一输出端输出高电平信号；第一与门的输出端输出高电平的第二半桥输出信号；
36.其中，任一低电平的半桥输出信号的输出随所述驱动信号翻转同时响应，任一高电平的半桥输出信号的输出随所述驱动信号翻转延时响应。
37.进一步优选的，第二电容和第三电容的容值相等；
38.所述死区时间为第一半桥输出信号的信号下降沿与所述第二半桥输出信号的信号上升沿之间的时间，以及
39.所述第二半桥输出信号的信号下降沿与所述第一半桥输出信号的信号上升沿之
间的时间。
40.优选的，所述第一双运算放大器和第二双运算放大器具体为lm358双运算放大器。
41.本发明实施例提供的死区时间可调节的半桥驱动电路，通过互补驱动信号发生电路输出组成互补脉冲宽度调制信号的第一驱动信号和第二驱动信号，并作为死区时间产生电路的逻辑控制信号，使得死区时间产生电路的输出第一半桥输出信号和第二半桥输出信号；第一/第二半桥输出信号的低电平输出随第一/第二驱动信号的信号翻转同时响应，第一/第二半桥输出信号的高电平输出随第一/第二驱动信号翻转延时响应；通过第一分压电路控制第一/第二驱动信号的翻转周期；通过第二分压电路控制延时响应的时间，即半桥驱动电路的死区时间。该电路结构简单，容易实现，成本低，控制方式可靠，输出信号稳定，可以广泛应用于不同电源系统中，提高电源的可靠性的同时兼顾提高电源的整体效率。
附图说明
42.图1为实施例提供的死区时间可调节的半桥驱动电路的电路图；
43.图2为实施例提供的死区时间产生电路的输入信号的波形示意图；
44.图3为本发明实施例提供的死区时间产生电路的波形示意图之一；
45.图4为本发明实施例提供的死区时间产生电路的波形示意图之二；
46.图5为本发明实施例提供的死区时间产生电路的波形示意图之三；
47.图6为本发明实施例提供的死区时间产生电路的输出波形示意图之一；
48.图7为本发明实施例提供的死区时间产生电路的输出波形示意图之二。
具体实施方式
49.下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
50.本发明实施例提供了一种死区时间可调节的半桥驱动电路，如图1所示，包括：互补驱动信号发生电路1和死区时间产生电路2。
51.互补驱动信号发生电路1包括：第一双运算放大器u1、rs触发器u3、反相器u4、开关管s1、开关管s2、第一电容c1、第一分压电阻r13和第二分压电阻r14；
52.在本发明的实现中，具体采用lm358双运算放大器。第一双运算放大器u1包括供电输入引脚v+、接地引脚v-、第一同相输入端in1+、第一反相输入端in1-、第一输出端out1、第二同相输入端in2+、第二反相输入端in2-和第二输出端out2；
53.供电输入引脚v+和第二反相输入端in2-分别接电源电压5v，第一分压电阻r13和第二分压电阻r14串联连接在供电输入引脚和地之间；第一分压电阻r13和第二分压电阻r14相接的第一电位点o1接第一同相输入端in1+，第一反相输入端in1-和第二同相输入端in2+分别串联第一电容c1接地；第一输出端out1接rs触发器u3的s引脚，第二输出端out2接rs触发器u3的r引脚，rs触发器u3的q引脚接第二驱动信号输出节点vglp，且rs触发器u3的q引脚接反相器u4的输入端，反相器u4的输出端接第一驱动信号输出节点vghp；开关管s1和开关管s2串联在电源和地之间，开关管s1和开关管s2之间的第二电位点o2接第一反相输入端in1-并且接第一电容c1；
54.rs触发器u3的q引脚还接开关管s1的控制输入，rs触发器u3的qn引脚接开关管s2的控制输入。
55.互补驱动信号发生电路1还包括第一上拉电阻r10和第一下拉电阻r11，第一上拉电阻r10设置在电源与开关管s1之间，第一下拉电阻r11设置在电源与开关管s2之间。
56.互补驱动信号发生电路1在初始状态下，电源电压由第一分压电阻r13和第二分压电阻r14分压，第一电位点o1的电位使得第一双运算放大器u1的第一同相输入端in1+的电压高于第一反相输入端in1-的电压，第一信号输出端out1输出高电平信号；第二驱动信号输出节点vglp输出高电平信号，第一驱动信号输出节点vghp输出低电平信号；
57.第一信号输出端out1的高电平信号接入开关管s1使其导通，第二信号输出端out2的低电平信号接入开关管s2使其关断，电源通过第一上拉电阻r10对第一电容c1充电；在第一电容c1的电压超过第一分压电阻r13上的分压时，第一同相输入端in1+的电压低于第一反相输入端in1-的电压，第一信号输出端out1输出低电平信号；随着充电时间延长，第一电容c1电压继续上升，当第一电容c1的电压达到电源电压时，第二同相输入端in2+的电压不再低于第二反相输入端in2-的电压，第二信号输出端out2输出高电平信号；第二驱动信号输出节点vglp输出低电平信号，第一驱动信号输出节点vghp输出高电平信号；
58.第一信号输出端out1的低电平信号接入开关管s1使其关断，第二信号输出端out2的高电平信号接入开关管s2使其导通，第一电容c1通过第一下拉电阻r11放电；在第一电容c1电压降低到第一分压电阻r13上的分压时，第一同相输入端in1+的电压不低于第一反相输入端in1-的电压，第一信号输出端out1输出高电平信号；第二驱动信号输出节点vglp再次输出高电平信号，第一驱动信号输出节点vghp再次输出低电平信号。
59.如此反复。
60.由此，第二驱动信号输出节点vglp输出的第二驱动信号(在图中也用vglp表示)和第一驱动信号输出节点vghp输出的第一驱动信号(在图中也用vghp表示)构成互补脉冲宽度调制信号pwm，信号波形如图2所示。
61.在本例中，设定第一分压电阻r13和第二分压电阻r14的阻值为10：1。在具体应用中，可以通过改变分压电路的分压比来改变互补驱动信号的信号转换周期。
62.由此，在互补驱动信号发生电路中，以电源电压和分压电路的节点电压分别作为两个电位参考，开关电路以第一双运算放大器的输出信号控制开通关断从而控制对第一电容的充放电，并以第一电容电压与电位参考的电压进行比较作为第一双运算放大器的输出控制。只要改变分压电路的分压比就可以改变互补驱动信号的信号转换周期。
63.死区时间产生电路2包括：第二双运算放大器u2、第一与门u7、第二与门u8、开关管s3、开关管s4、开关管s5、开关管s6、第二电容c2、第三电容c3、第三分压电阻r15和第四分压电阻r16；
64.在本发明的实现中，第二双运算放大器u2也具体采用lm358双运算放大器。第二双运算放大器u2包括供电输入引脚v+、接地引脚v-、第一同相输入端in1+、第一反相输入端in1-、第一输出端out1、第二同相输入端in2+、第二反相输入端in2-和第二输出端out2；
65.供电输入引脚v+接电源电压5v，第三分压电阻r15和第四分压电阻r16串联连接在供电输入引脚v+和地之间；第三分压电阻r15和第四分压电阻r16相接的第一电位点o3分别接第一反相输入端in1-和第二反相输入端in2-，第一同相输入端in1+接第二电位点o4串联第二电容c2接地；第二同相输入端in2+接第三电位点o5串联第三电容c3接地；开关管s3串接在电源和第三电位点o5之间，开关管s5串接在第三电位点o5与地之间；开关管s6串接在
电源和第二电位点o4之间，开关管s4串接在第二电位点o4与地之间；开关管s3和开关管s4的控制信号接半桥驱动电路1输出的第一驱动信号vghp，开关管s5和开关管s6的控制信号接半桥驱动电路1输出的第二驱动信号vglp；第一驱动信号vghp和第二驱动信号vglp构成互补脉冲宽度调制信号(pwm)；电路还包括第二上拉电阻r2，第二上拉电阻r2设置在电源与第二电位点o4之间。
66.第二驱动信号vglp和第一输出端out1接入第一与门u7，第一与门u7的输出端输出第二半桥输出信号vgl，第一驱动信号vghp和第二输出端out2接入第二与门u8，第二与门u8的输出端输出第一半桥输出信号vgh；电路还包括第二下拉电阻r1和第三下拉电阻r2，第二下拉电阻r1设置在第一与门u7的输出端与地之间，第三下拉电阻r2设置在第二与门u8的输出端与地之间。
67.电路在初始状态下，第一驱动信号vghp为低电平，第二驱动信号vglp为高电平；
68.开关管s3关断，开关管s5导通，将第二同相输入端in2+接地，第二输出端out2输出低电平信号，第二与门u8的输出端输出低电平的第一半桥输出信号vgh；
69.开关管s4关断，开关管s6导通，电源通过第二上拉电阻r2对第二电容c2充电；在第二电容c2电压达到第三分压电阻r15上的分压时，第一同相输入端in1+的电压达到第一反相输入端in1-的电压，第一输出端out1输出高电平信号；因为第二驱动信号vglp为高电平，因此第一与门u7的输出端输出高电平的第二半桥输出信号vgl；
70.在第一时间后，发生驱动信号翻转，第一驱动信号vghp变为高电平，第二驱动信号vglp变为低电平；第一时间为第一驱动信号和第二驱动信号的信号翻转时间；
71.开关管s4导通，开关管s6关断，第二电容c2对地放电，第一同相输入端in1+接地，第一输出端out1输出低电平信号，第一与门u7的输出端输出低电平的第二半桥输出信号vgl；
72.开关管s3导通，开关管s5关断，电源通过第二上拉电阻r2对第三电容c3充电；在第三电容c3电压达到第三分压电阻r15上的分压时，第二同相输入端in2+的电压不再低于第二反相输入端in2-的电压，第二输出端out2输出高电平信号；因为第一驱动信号vghp也为高电平，因此第二与门u8的输出端输出高电平的第一半桥输出信号vgh；
73.再经过第一时间后，再次发生驱动信号翻转，第一驱动信号vghp再次变为低电平，第二驱动信号vglp再次变为高电平；
74.开关管s3导通，开关管s5关断，第三电容c3对地放电，第二同相输入端in2+接地，第二输出端out2输出低电平信号，第二与门u8的输出端输出低电平的第一半桥输出信号vgh；
75.开关管s4导通，开关管s6关断，电源通过第二上拉电阻r2对第二电容c2充电；在第二电容c2电压达到第三分压电阻r15上的分压时，第一同相输入端in1+的电压不再低于第一反相输入端in1-的电压，第一输出端out1输出高电平信号；第二驱动信号vglp也为高电平，第一与门u7的输出端输出高电平的第二半桥输出信号vgl；
76.如此反复。
77.图3、图4、图5为本发明实施例提供的死区时间产生电路的各节点的波形示意图。各图以第一半桥输出信号这一路的波形关系为例。
78.可以看到在此过程中，任一低电平的半桥输出信号的输出随驱动信号翻转同时响
应，任一高电平的半桥输出信号的输出随驱动信号翻转延时响应。也就是说第一半桥输出信号的低电平输出随第一驱动信号的信号翻转同时响应，第一半桥输出信号的高电平输出随第一驱动信号翻转延时响应；第二半桥输出信号的低电平输出随第二驱动信号的信号翻转同时响应，第二半桥输出信号的高电平输出随第二驱动信号翻转延时响应。如图5中第一驱动信号vghp的翻转为高电平信号之后一段时间，第一半桥输出信号vgh才会发生翻转，而第一驱动信号vghp的翻转为低电平信号时，第一半桥输出信号vgh会同时发生翻转。
79.第一半桥输出信号与第二半桥输出信号之间的死区时间t_dt与第三分压电阻r15和第四分压电阻r16之比具有相关性。具体的，第一半桥输出信号与第二半桥输出信号之间的死区时间与第三分压电阻r15和第四分压电阻r16之比呈正相关。再进一步的，第一半桥输出信号与第二半桥输出信号之间的死区时间与第三分压电阻r15和第四分压电阻r16之比呈正比例。
80.由电容充电公式：uc＝u
×
[1-exp(-t/rc)]，其中u为电源电压，5v。在实际电路中让第二电容c2和第三电容c3的容值相等，以第三分压电阻r15上的分压作为比较基准与电容电压比较来确定第一输出端out1/第二输出端out2输出为高电平信号或低电平信号。因此调整第三分压电阻r15和第四分压电阻r16的分压比，就可以相应调整低电平信号向高电平信号翻转的延时。
[0081]
在我们实际实现的一个电路中，r15/r16为0.04，r15为0.2v，死区时间t＝68ns，如图6所示。
[0082]
在我们实际实现的另一个电路中，r15/r16为0.08，r15为0.4v，死区时间t＝136ns，如图7所示。
[0083]
本发明的死区时间产生电路，以分压电路的节点电压分别作为两个电位参考，开关电路以第二双运算放大器的输出信号控制开通关断从而控制对两路电容的充放电，并以两路电容电压分别与电位参考的电压进行比较作为第二双运算放大器的输出控制，再通过与逻辑实现半桥驱动信号的输出。通过调整分压电路的分压比即可灵活设置的死区时间。
[0084]
在此需要说明的是，图1中所标注的各元器件的型号、电容值、电阻值等均为本发明可以实际实现的一个例子，并不用以限定本发明只能采用这样规格的元器件实现，即，不用以限定实现本发明电路的保护范围。
[0085]
本发明实施例提供的死区时间可调节的半桥驱动电路，通过互补驱动信号发生电路输出组成互补脉冲宽度调制信号的第一驱动信号和第二驱动信号，并作为死区时间产生电路的逻辑控制信号，使得死区时间产生电路的输出第一半桥输出信号和第二半桥输出信号；第一/第二半桥输出信号的低电平输出随第一/第二驱动信号的信号翻转同时响应，第一/第二半桥输出信号的高电平输出随第一/第二驱动信号翻转延时响应；通过第一分压电路控制第一/第二驱动信号的翻转周期；通过第二分压电路控制延时响应的时间，即半桥驱动电路的死区时间。该电路结构简单，容易实现，成本低，控制方式可靠，输出信号稳定，可以广泛应用于不同电源系统中，提高电源的可靠性的同时兼顾提高电源的整体效率。
[0086]
专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。
专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
[0087]
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(ram)、内存、只读存储器(rom)、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd-rom、或技术领域内所公知的任意其它形式的存储介质中。
[0088]
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。