技术特征：
1.一种过流保护电路，包括比较器、逻辑模块和驱动模块，所述比较器的输出端连接所述逻辑模块的输入端，所述逻辑模块的输出端连接所述驱动模块的输入端，其特征在于：所述比较器的两个输入端分别接入基准电压和采样电路，所述采样电路包括第一支路、第二支路、第三支路和第四支路，所述第一支路与所述第二支路构成第一电流镜，所述第一支路与所述第二支路的电流镜像比为1:1，所述第三支路与所述第四支路构成第二电流镜，所述第三支路与所述第四支路的电流镜像比为1:n；所述第一支路的前端连接vdd，所述第一支路的末端连接第一电阻r1的一端，所述第一电阻r1的另一端设置为采样端inn；所述第二支路的前端连接vdd，所述第二支路的末端连接第二电阻r2的一端，所述第二电阻r2的另一端设置为采样端inp；所述第三支路的前端连接vdd，所述第三支路的末端连接所述第一电阻r1的一端；所述第四支路的前端连接vdd，所述第四支路的末端连接第三电阻r3的一端，所述第三电阻r3的另一端接地，所述第三电阻r3与所述第四支路末端连接的一端还连接所述比较器的输入端。2.根据权利要求1所述的过流保护电路，其特征在于，所述第一支路包括第一偏置电流源、第一nmos管n1和第二nmos管n2，所述第二支路包括的第二偏置电流源、第三nmos管n3和第四nmos管n4，所述第一nmos管n1的栅极与漏极连接，所述第一偏置电流源连接所述第一nmos管n1的漏极，所述第一nmos管n1的源极连接所述第二nmos管n2的漏极，所述第二nmos管n2的漏极与栅极相互连接，所述第二nmos管n2的源极连接第一电阻r1的一端，所述第三nmos管n3的漏极连接所述第二偏置电流源，所述第三nmos管n3的源极连接所述第四nmos管n4的漏极，所述第四nmos管n4的漏极连接所述第二电阻r2的一端，所述第一nmos管n1的栅极与所述第三nmos管n3的栅极连接，所述第二nmos管n2的栅极与所述第四nmos管n4的栅极连接。3.根据权利要求2所述的过流保护电路，其特征在于，所述第三支路包括第五pmos管p5和第六pmos管p6，所述第四支路包括第七pmos管p7和第八pmos管p8，所述第五pmos管p5的源极连接vdd，所述第五pmos管p5的漏极与栅极连接，所述第五pmos管p5的漏极连接所述第六pmos管p6的源极，所述第六pmos管p6的漏极与栅极连接，所述第六pmos管的漏极连接所述的第一电阻r1的一端，所述第七pmos管p7的源极连接vdd，所述第七pmos管p7的漏极与所述第八pmos管p8的源极连接，所述第八pmos管p8的漏极连接所述第三电阻r3的一端，所述第五pmos管p5的栅极与所述第七pmos管p7的栅极连接，所述第六pmos管p6的栅极与所述第八pmos管p8的栅极连接。4.根据权利要求3所述的过流保护电路，其特征在于，所述第六pmos管p6与所述第二nmos管n2之间还连接有第五nmos管n5，所述第五nmos管n5的漏极与所述第六pmos管p6的漏极连接，所述第五nmos管n5的源极与所述第二nmos管n2的源极连接，所述第五nmos管n5的栅极连接所述第三nmos管n3的漏极，且所述第五nmos管n5的栅极还连接电容c1的一端，所述电容c1的另一端接地。5.根据权利要求2所述的过流保护电路，其特征在于，所述第一偏置电流源包括第一pmos管p1和第二pmos管p2，所述第一pmos管p1的源极连接vdd，所述第一pmos管的漏极连接所述第二pmos管p2的源极，所述第二pmos管p2的漏极连接所述第一nmos管n1的漏极，所述
第二偏置电流源包括第三pmos管p3和第四pmos管p4，所述第三pmos管p3的源极连接vdd，所述第三pmos管的漏极连接所述第四pmos管p4的源极，所述第四pmos管p4的漏极连接所述第三nmos管n3的漏极。
技术总结
本发明公开了一种过流保护电路，包括比较器、逻辑模块和驱动模块，比较器的输出端连接逻辑模块的输入端，逻辑模块的输出端连接驱动模块的输入端，比较器的两个输入端分别接入基准电压和采样电路，采样电路包括第一支路、第二支路、第三支路和第四支路，第一支路与第二支路构成第一电流镜，两者电流镜像比为1:1，第三支路与第四支路构成第二电流镜，两者电流镜像比为1:n。本发明通过将外部采样电阻上的电压进行放大后，与比较器输入端的基准电压进行比较，用于判断是否进行过流保护，因此可选用较小阻值的采样电阻，降低采样电阻上的功耗；通过采集采样电阻两端压差进行放大使用，使采样电阻无需一端接地也可采样，提升了使用的灵活性。活性。活性。
技术研发人员：罗寅 涂才根 谭在超 丁国华
受保护的技术使用者：苏州锴威特半导体股份有限公司
技术研发日：2022.07.05
技术公布日：2022/8/5