开关电容功率转换器的制作方法

开关电容功率转换器
1.优先权主张和交叉引用
2.本技术主张2020年10月28日提交的标题为“开关电容功率转换器的栅极驱动设备和控制方法”的美国临时申请号63/106,730的权益，该申请由此以引用的方式并入到本文。
技术领域
3.本发明涉及栅极驱动设备技术领域，特别是涉及一种开关电容功率转换器的栅极驱动设备和控制方法。


背景技术：

4.随着技术进一步发展，诸如移动电话、平板pc、数码相机、mp3播放器和/或类似装置的各种便携式装置变得普及。每个便携式装置可采用多个可充电电池单元。多个可充电电池单元可串联或并联连接，以便形成用于存储电能的可充电电池组。
5.随着功耗变得越来越重要，可能需要缩短给电池充电的时间长度。快速充电一跃成为满足消费者不断变化的需求的一种切实可行的解决方案。在快速充电系统中，采用开关电容功率转换器来将高电流递送到电池，同时使输入电流(例如，usb电缆电流)保持较低。开关电容功率转换器具有诸如无需外接电感单片集成转换器、功率转换效率高等的各种优点。开关电容功率转换器能够实现大容量电池的安全、快速充电。
6.开关电容功率转换器包括串联连接在输入电源和地之间的多个开关。未接地的开关通常称为高压侧开关，并且接地的开关通常称为低压侧开关。分别采用低压侧驱动电路和多个高压侧驱动电路来控制低压侧开关和高压侧开关的栅极。从经过调节的偏置电压源提供低压侧驱动电路的偏置电源。高压侧驱动电路可能需要高于输入电源的电压的栅极电压。


技术实现要素：

7.本发明实施例旨在提供一种开关电容功率转换器的栅极驱动设备和控制方法，能够提高开关电容功率转换器的功率转换效率。
8.为实现上述目的，第一方面，本发明提供一种设备，包括：
9.串联连接的第一栅极驱动晶体管和第二栅极驱动晶体管，所述第一栅极驱动晶体管和所述第二栅极驱动晶体管的公共节点连接到电源开关的栅极，所述第二栅极驱动晶体管被配置为体端子与电源开关的体端子相连的独立体端子开关；
10.连接在所述电源开关的体端子与源极之间的第一辅助晶体管；
11.耦合在所述电源开关的栅极和系统地之间的第二辅助晶体管；以及
12.耦合在逻辑控制地和所述系统地之间的第三辅助晶体管，其中，所述第二辅助晶体管和所述第三辅助晶体管被配置成响应于所述设备的关断，以将所述电源开关的栅极和所述逻辑控制地下拉至所述系统地。
13.在一种可选的方式中，若接收到禁用信号或检测到故障，则关断所述设备。
14.在一种可选的方式中，所述电源开关为包括两个二极管的隔离开关；
15.其中，第一个二极管位于所述电源开关的体端子与源极之间，第二个二极管位于所述电源开关的体端子与漏极之间，并且，所述两个二极管背对背连接。
16.在一种可选的方式中，所述设备还包括：
17.耦合在所述电源开关的源极和所述逻辑控制地之间的第四辅助晶体管；
18.其中，所述第四辅助晶体管响应于所述设备的关断而关断，以将所述电源开关的源极与所述逻辑控制地隔开。
19.在一种可选的方式中，所述第一辅助晶体管响应于所述电源开关的关断而关断，以将所述电源开关的体端子与所述电源开关的源极隔开。
20.在一种可选的方式中，所述设备还包括：
21.连接在所述体端子和所述系统地之间的第五辅助晶体管；
22.其中，所述第五辅助晶体管响应于所述设备的关断而接通，以将所述电源开关的体端子下拉至所述系统地。
23.在一种可选的方式中，所述电源开关是开关电容功率转换器的第三开关；
24.所述电源开关连接在所述开关电容功率转换器的输出端子和飞跨电容之间。
25.在一种可选的方式中，所述开关电容功率转换器包括：
26.串联连接在所述系统地和输入电压总线之间的第一开关、第二开关、所述第三开关和第四开关；以及
27.连接在所述第一开关和所述第二开关的公共节点与所述第三开关和所述第四开关的公共节点之间的所述飞跨电容。
28.第二方面，本发明提供一种用于控制驱动器的方法，所述驱动器用于生成电源开关的栅极驱动信号，所述方法包括：
29.在启用所述驱动器之后，将所述电源开关的源极连接到所述驱动器的逻辑控制地，并将所述电源开关的体端子连接到所述电源开关的源极；以及
30.在禁用所述驱动器之后，将所述电源开关的源极与所述驱动器的逻辑控制地断开连接，并将所述电源开关的体端子与所述电源开关的源极断开连接。
31.在一种可选的方式中，所述方法还包括：
32.在启用所述驱动器之后，将所述驱动器的电源电压总线连接到输入电压总线；以及
33.在禁用所述驱动器之后，将所述驱动器的电源电压总线与所述输入电压总线断开连接。
34.在一种可选的方式中，所述方法还包括：
35.在禁用所述驱动器之后，将所述电源开关的体端子、所述电源开关的栅极和所述逻辑控制地均连接到系统地。
36.在一种可选的方式中，所述电源开关是开关电容功率转换器的第三开关，所述开关电容功率转换器包括：
37.串联连接在系统地和输入电压总线之间的第一开关、第二开关、所述第三开关和第四开关；以及
38.连接在所述第一开关和所述第二开关的公共节点与所述第三开关和所述第四开
关的公共节点之间的飞跨电容。
39.在一种可选的方式中，所述方法还包括：
40.在禁用所述驱动器之后，激活第一电压钳位电路以限制横跨所述电源开关的漏极和所述体端子的电压，并激活第二电压钳位电路以限制横跨所述驱动器的两个电源总线的电压。
41.在一种可选的方式中，所述方法还包括：
42.若检测到故障或接收到禁用信号，则禁用所述驱动器。
43.第三方面，本发明提供一种系统，包括：
44.开关电容功率转换器；以及
45.配置成驱动所述开关电容功率转换器的第三开关的驱动器，其中，所述驱动器包括：
46.串联连接的第一栅极驱动晶体管和第二栅极驱动晶体管；
47.所述第一栅极驱动晶体管和所述第二栅极驱动晶体管的公共节点连接到所述第三开关的栅极，所述第二栅极驱动晶体管被配置为体端子与电源开关的体端子相连的独立体端子开关；
48.连接在所述第三开关的体端子与源极之间的第一辅助晶体管；
49.耦合在所述第三开关的栅极和系统地之间的第二辅助晶体管；以及
50.耦合在逻辑控制地和所述系统地之间的第三辅助晶体管，其中，所述第二辅助晶体管和所述第三辅助晶体管被配置成响应于所述设备的关断，以将所述电源开关的栅极和所述逻辑控制地下拉至所述系统地。
51.在一种可选的方式中，所述开关电容功率转换器包括：
52.串联连接在所述系统地和输入电压总线之间的第一开关、第二开关、所述第三开关和第四开关；以及
53.连接在所述第一开关和所述第二开关的公共节点与所述第三开关和所述第四开关的公共节点之间的飞跨电容。
54.在一种可选的方式中，所述系统还包括：
55.耦合在所述第三开关的源极和所述逻辑控制地之间的第四辅助晶体管；
56.其中，所述第四辅助晶体管响应于所述驱动器的关断而关断，以将所述第三开关的源极与所述逻辑控制地隔开。
57.在一种可选的方式中，所述系统还包括：
58.串联连接在所述体端子和所述系统地之间的第五辅助晶体管和放电电阻；
59.其中，所述第五辅助晶体管响应于所述驱动器的关断而接通，以将所述第三开关的体端子下拉至所述系统地。
60.在一种可选的方式中，所述系统还包括：
61.耦合在所述第三开关的漏极和所述体端子之间的第一电压钳位电路；
62.耦合在所述驱动器的输入电压总线和电源电压总线之间的第二电压钳位电路；以及
63.耦合在所述电源电压总线和所述逻辑控制地之间的第三电压钳位电路；
64.其中，若所述驱动器的关断或在所述系统中出现故障，则激活所述第一电压钳位
电路、所述第二电压钳位电路和所述第三电压钳位电路。
65.在一种可选的方式中，若接收到禁用信号或在所述系统中检测到故障，则关断所述驱动器。
66.本发明实施例的有益效果是：本发明提供的开关电容功率转换器的栅极驱动设备包括串联连接的第一栅极驱动晶体管和第二栅极驱动晶体管，第一栅极驱动晶体管和第二栅极驱动晶体管的公共节点连接到电源开关的栅极，第二栅极驱动晶体管被配置为体端子与电源开关的体端子相连的独立体端子开关，连接在电源开关的体端子与源极之间的第一辅助晶体管，耦合在电源开关的栅极和系统地之间的第二辅助晶体管，以及耦合在逻辑控制地和系统地之间的第三辅助晶体管，其中，第二辅助晶体管和第三辅助晶体管被配置成响应于设备的关断，以将电源开关的栅极和逻辑控制地下拉至系统地，通过上述方式，能够提高开关电容功率转换器的功率转换效率。
附图说明
67.为了更全面地理解本公开及其优点，现在结合附图参考以下描述，图中：
68.图1示出根据本公开的各种实施例的开关电容功率转换器的示意图；
69.图2示出根据本公开的各种实施例的如图1所示的开关电容功率转换器的栅极驱动器的第一种实现方案的示意图；
70.图3示出根据本公开的各种实施例的如图1所示的开关电容功率转换器的栅极驱动器的第二种实现方案的示意图；
71.图4示出根据本公开的各种实施例的如图1所示的开关电容功率转换器的栅极驱动器的第三种实现方案的示意图；
72.图5示出根据本公开的各种实施例的如图4所示的电压钳位电路的两种备选实现方案的示意图；
73.图6示出根据本公开的各种实施例的如图4所示的栅极驱动器的时序图；
74.图7示出根据本公开的各种实施例的在开关电容功率转换器中检测到故障之后栅极驱动器的时序图。
75.除非另外指示，否则不同图中的对应数字和符号一般指对应部分。绘制附图是为了清楚地说明各种实施例的相关方面，它们不一定按比例绘制。
具体实施方式
76.下文详细论述目前较佳的实施例的制作和使用。但是，应明白，本公开提供可在各种各样的特定背景中实施的许多适用的发明概念。论述的特定实施例只是说明制作和使用本公开的特定方式，而不是限制本公开的范围。
77.将在特定背景中、即在单级电池充电器系统中关于较佳实施例描述本公开。然而，本发明也可适用于各种功率系统。在下文中，将参考附图详细解释各种实施例。
78.图1示出根据本技术的各种实施例的开关电容功率转换器的示意图。开关电容功率转换器具有耦合到输入电压总线vin的输入端和耦合到输出电压总线vout的输出端。如图1所示，输入电压总线放电电路连接在输入电压总线vin和地之间。输入电压总线放电电路包括串联连接的电阻rpd和开关s2。采用输入电压总线放电电路来使输入电压总线vin放
电，以使得在关断开关电容功率转换器之后，输入电压总线vin上的电压接近于零伏。这确保在下一次上电的一开始，输入电压总线vin上的电压近似等于零。
79.如图1所示，开关电容功率转换器包括串联连接在地(gnd)和输入电压总线vin之间的第一开关sw1、第二开关sw2、第三开关sw3和第四开关sw4。开关sw2和sw3的公共节点连接到输出电压总线vout。诸如电池的负载连接在输出电压总线vout和gnd之间。在本技术的任一实施例中，如图1所示的gnd又被称作为系统地。
80.如图1所示，每个开关具有专用的驱动器。特别地，通过第一电平转换器112将第一栅极驱动信号gd1馈送到第一驱动器dr1。第一驱动器dr1的输出端连接到第一开关sw1的栅极。通过第二电平转换器114将第二栅极驱动信号gd2馈送到第二驱动器dr2。第二驱动器dr2的输出端连接到第二开关sw2的栅极。通过第三电平转换器116将第三栅极驱动信号gd3馈送到第三驱动器dr3。第三驱动器dr3的输出端连接到第三开关sw3的栅极。通过第四电平转换器118将第四栅极驱动信号gd4馈送到第四驱动器dr4。第四驱动器dr4的输出端连接到第四开关sw4的栅极。
81.如图1所示，每个驱动器的正端子连接到相邻的上开关(即相邻开关的上一个开关)的漏极。例如，第二驱动器dr2的正端子连接到第三开关sw3的漏极。对于第四开关sw4，它不具有相邻的上开关。第四驱动器dr4的正端子连接到自举电容cbst的正端子。自举电容cbst连接在电压总线bst和节点cfh之间。通过包括电平转换器106、驱动器104和自举开关/二极管设备102的自举电路建立自举电容cbst上的自举电压。自举开关/二极管设备102包括配置成对自举电容cbst充电的自举开关或自举二极管。自举电容配置成向高压侧驱动器(例如，第四开关sw4的驱动器)提供偏置功率。自举电路在本领域中众所周知，这里不再赘述。
82.进一步地，开关电容功率转换器包括飞跨电容cfly和输出电容cout。飞跨电容cfly连接在第三开关sw3和第四开关sw4的公共节点(cfh)与第一开关sw1和第二开关sw2的公共节点(cfl)之间。有源放电电路(图中未示出)与飞跨电容cfly并联连接。在开关电容功率转换器关断之后，采用有源放电电路来对飞跨电容cfly两端的电压进行放电。
83.输出电容cout连接在输出电压总线vout和系统地之间。输出电容cout与负载并联连接。
84.在一些实施例中，第三开关sw3用于作为隔离开关。具体地，第三开关sw3在负载(例如，电池)和输入电源(例如，充电电源)之间提供隔离。如图1所示，第三开关sw3的体端子没有连接到第三开关sw3的源极。第三开关sw3包括两个二极管。第一个二极管位于体端子和源极之间。第二个二极管位于体端子和漏极之间。这两个二极管背对背连接。由于具有背对背连接的二极管，则第三开关sw3可充当隔离开关。在对第三开关sw3的栅极施加关断信号之后，第三开关sw3可在输出电压总线vout和节点cfh之间提供隔离。并且，当节点cfh短接到地时，第三开关sw3可防止从耦合到输出电压总线vout的负载(例如，电池)汲取过大的电流。
85.如图1所示，体控制电路110连接到这两个背对背连接的二极管的公共节点。体控制电路110用于调整第三开关sw3的体端子处的电压电位，以控制第三开关sw3的通道的特性。在一些实施例中，体控制电路110还用于在开关电容功率转换器处于关闭状态时，将第三开关sw3的体端子下拉至地。当开关电容功率转换器准备好接通时，并且在拨动上文提到
的四个功率开关中的每个开关的栅极端子之前，第三开关sw3的体端子将通过开关(例如，如图3所示的pm3)连接到第三开关sw3的源极。
86.需要说明的是，图1的开关元件可以是金属氧化物半导体场效应晶体管(mosfet)器件。同时，开关元件可以是任何可控开关，如绝缘栅双极晶体管(igbt)器件、集成栅整流晶闸管(igct)器件、栅关断晶闸管(gto)器件、硅可控整流器(scr)器件、结栅场效应晶体管(jfet)器件、mos控制的晶闸管(mct)器件、基于氮化镓(gan)的功率器件、基于碳化硅(sic)的功率器件等。
87.应注意，尽管图1示出作为单个n-型晶体管实现第一开关sw1、第二开关sw2、第三开关sw3和第四开关sw4，但是本领域技术人员应意识到，还可以有其他变化、修改和备选方案。例如，取决于不同的应用和设计需要，第一开关sw1、第二开关sw2、第三开关sw3和第四开关sw4中的所有或至少一些开关可作为p-型晶体管实现。此外，如图1所示的每个开关可作为并联连接的多个开关实现。而且，电容可以与一个开关并联连接，以便实现零电压开关(zvs)/零电流开关(zcs)。
88.实际应用中，开关电容功率转换器以两个不同的相进行工作。在第一相中，第四开关sw4和第二开关sw2接通，并且第三开关sw3和第一开关sw1关断。在接通第四开关sw4和第二开关sw2之后，输入电压vin为飞跨电容cfly和输出电容cout充电。在第一相中，飞跨电容cfly与输出电容cout串联连接。在第二相中，第三开关sw3和第一开关sw1接通，并且第四开关sw4和第二开关sw2关断。在接通第三开关sw3和第一开关sw1之后，飞跨电容cfly与输出电容cout并联连接，并将存储在飞跨电容cfly和输出电容cout中的能量放电到负载(例如，与输出电容cout并联连接的电池)。
89.图2为本发明实施例提供的如图1所示的开关电容功率转换器的栅极驱动器的第一种实现方案。亦即，可采用如图2所示的栅极驱动器来驱动如图1所示的第一开关sw1、第二开关sw2、第三开关sw3和第四开关sw4。特别地，采用图2上半部分中的栅极驱动器来驱动第一开关sw1与第二开关sw2。采用图2下半部分中的栅极驱动器来驱动第四开关sw4。这两个部分的栅极驱动器类似，不同之处在于，第四开关sw4的漏极没有与其他开关连接，并且利用bst节点来为sw4的驱动器供电。为了简单起见，只详细描述了图2的上半部分中的栅极驱动器。如图2所示，栅极驱动器包括p-型晶体管pm1、n-型晶体管nm1、控制逻辑单元206和一组电平转换器202与204。这组电平转换器中的每个电平转换器都具有四个电压端子，即，电压端子vl、电压端子g、电压端子vh和电压端子gh。如图2所示，电压端子vl连接到偏置电压vdd(例如，5v偏置电压)。电压端子g接地。电压端子vh连接到第一电压总线vpos。电压端子gh连接到第二电压总线vneg。
90.如图2所示，这组电平转换器中的每个电平转换器都配置成用于接收启用信号en_lv和栅极驱动信号fet_on_lv。通过众所周知的电平偏移技术，采用这组电平转换器来将控制信号从低压域(例如，由偏置电压vdd和地gnd形成的电压域)转换到功率mosfet栅极驱动器域(例如，由第一电压总线vpos和第二电压总线vneg形成的电压域)。
91.如图2所示，将启用信号en_lv和栅极驱动信号fet_on_lv转换为栅极驱动电压域中的启用信号en_hv和栅极驱动信号fet_on_hv。将启用信号en_hv和栅极驱动信号fet_on_hv馈送到控制逻辑单元206中。控制逻辑单元206包括用于驱动p-型晶体管pm1和n-型晶体管nm1的一系列逻辑缓冲器。控制逻辑单元206还包括用于生成fet_on_hv信号的反向信号
的电路。
92.p-型晶体管pm1和n-型晶体管nm1串联连接在第一电压总线vpos和第二电压总线vneg之间。p-型晶体管pm1和n-型晶体管nm1的公共节点用于生成施加到功率mosfet(例如，第一开关sw1和第二开关sw2)的栅极的栅极驱动信号。
93.晶体管pm1充当上拉晶体管。晶体管pm1能够将栅极电压上拉至vpos。晶体管nm1充当下拉晶体管。晶体管nm1能够将栅极电压下拉至vneg。
94.如图2所示，在功率mosfet栅极驱动域中，第二电压总线vneg连接到功率mosfet的源极节点。第二电压总线vneg也可称为栅极驱动域的地网。第一电压总线vpos连接到电压稳定且高于第二电压总线vneg的节点。在一些实施例中，第一电压总线vpos连接到开关电容功率转换器中的相邻的高压侧功率mosfet的漏极。例如，如果功率mosfet是如图1所示的第一开关sw1，那么第一电压总线vpos连接到第二开关sw2的漏极。如果功率mosfet是第四开关sw4，而第四开关sw4不具有高压侧功率mosfet，那么对应的驱动器的第一电压总线vpos连接到如图1所示的自举电容的bst节点。对bst节点上的电压充电，并使其维持在约等于vin-vout的电压电平。
95.如图2所示的栅极驱动器不适合驱动第三开关sw3。可能有至少两个原因。首先，当功率mosfet关断时，图2中的晶体管nm1接通。接通的晶体管nm1将功率mosfet的栅极连接到第二电压总线vneg。功率mosfet的栅极和第二电压总线vneg之间的这种连接不能完全关断第三开关sw3，因为第三开关sw3是反向传导的。特别地，当开关电容功率转换器处于关闭状态时，输入电压总线vin放电至0v。返回参考图1，节点cfh上的电压钳位电路至约0v加上二极管正向电压降(第四开关sw4的体二极管压降)的电压电平。第三开关sw3的栅极连接到输出电压总线vout。输出电压总线连接到电池。电池电压在从约2.6v至约4.6v的范围内。漏极电压捆绑于节点cfh，它等于二极管正向电压(约0.6v)。因此，第三开关sw3的栅极电压大于第三开关sw3的漏极电压。由于具有这种漏极和栅极电压关系，第三开关sw3反向传导。其次，晶体管nm1的体二极管将第三开关sw3的栅极钳位至大约vout减去二极管正向电压降的电压电平。因此，第三开关sw3的栅极电压远高于节点cfh上的电压。由于第三开关sw3的栅极电压高于第三开关sw3的漏极电压，所以控制电路无法关断第三开关sw3。
96.上述两个存在的问题可通过下文中关于图3与图4论述的栅极驱动器来克服。
97.图3示出本发明实施例提供的如图1所示的开关电容功率转换器的栅极驱动器的第二种实现方案。该栅极驱动器包括p-型晶体管pm1、n-型晶体管nm1、控制逻辑单元206、一组电平转换器202与204以及晶体管nm3、晶体管pm3、晶体管nm2、晶体管nm4和晶体管nm5。
98.p-型晶体管pm1和n-型晶体管nm1串联连接在输入电压总线vin和输出电压总线vout之间。p-型晶体管pm1和n-型晶体管nm1的公共节点配置成生成施加到开关sw3的栅极的栅极驱动信号。控制逻辑单元206的第一偏置端子(例如，偏置电压)连接到vin，并且第二偏置端子(例如，逻辑控制地)连接到fgnd。fgnd又被称为控制逻辑地网络或控制逻辑地。
99.上文已经关于图2论述过晶体管pm1、控制逻辑单元206和这组电平转换器202与204，这里不再赘述。如图3所示，晶体管nm1可用于作为独立体端子开关。晶体管nm1的结构与第三开关sw3的结构类似。晶体管nm1的体端子连接到第三开关sw3的体端子。如图3所示，晶体管pm3连接在第三开关sw3的体端子和第三开关sw3的源极之间。当开关电容功率转换器准备好接通时，并且在对开关电容功率转换器上电之前，第三开关sw3的体端子将连接到
第三开关sw3的源极。在接收到禁用信号(例如，en_lv的下降沿)或检测到系统故障之后，则禁用栅极驱动器，关断开关电容功率转换器，并关断晶体管pm3。作为关断晶体管pm3的结果，第三开关sw3的体端子与第三开关sw3的源极断开连接。
100.电阻r
pd_gate
和晶体管nm5串联连接在第三开关sw3的栅极和系统地之间。第三开关nm2连接在输出电压总线vout和控制逻辑地fgnd之间。电阻r
pd_fgnd
和晶体管nm4串联连接在控制逻辑地fgnd和系统地之间。
101.如图3所示，晶体管nm1的体端子连接到第三开关sw3的体端子。此类连接消除了在上述第二个问题中描述的二极管钳位路径。此外，如图3所示，晶体管nm2的源极和体端子连接在一起。晶体管nm2充当用于将控制逻辑单元206的控制逻辑地fgnd与vout隔开的开关。如图3所示，输出电压总线vout连接到晶体管nm1的源极。在一些实施例中，通过启用信号en_hv来控制晶体管nm2。当启用信号en_hv变高(例如，启用信号en_hv连接到输入电压总线vin)时，晶体管nm2接通。另一方面，当启用信号en_hv变低(例如，启用信号en_hv连接到输出电压总线vout)时，晶体管nm2关断。当第三开关sw3关断时，利用晶体管nm2来将控制逻辑地fgnd与输出电压总线vout隔开。
102.在一些实施例中，当将关断信号施加到开关电容功率转换器时，启用信号en_lv变为0v。启用信号en_lv充当施加到栅极驱动器的禁用信号。该禁用信号接通晶体管nm4。接通的晶体管nm4和电阻r
pd_fgnd
将控制逻辑地fgnd上的电压下拉至系统地。另外，这个禁用信号还接通晶体管nm5。接通的晶体管nm5和电阻r
pd_gate
将第三开关sw3的栅极拉至系统地。此外，这个禁用信号还接通晶体管nm3。接通的晶体管nm3和电阻r
pd_bulk
将第三开关sw3的体端子拉至系统地。
103.晶体管nm2、晶体管nm4和晶体管nm5将第三开关sw3的栅极下拉至系统地。第三开关sw3的栅极电压低于第三开关sw3的漏极电压。第三开关sw3可完全关断。这个电路解决了在上述第一个描述的问题。
104.图4示出本发明实施例提供的如图1所示的开关电容功率转换器的栅极驱动器的第三种实现方案。如图4所示的栅极驱动器与图3的栅极驱动器类似，不同之处在于，采用三个电压钳位电路402、404和406来降低电压应力。
105.返回参考图3，电平转换器、控制逻辑单元、缓冲器和晶体管pm1中的器件具有等于输入电压总线vin减去gnd(系统地)的电压应力。利用三个电压钳位电路402、404和406来使关断过程平滑，以使得将驱动器中的器件上的电压应力控制在安全操作区域(soa)内。如图4所示，第一电压钳位电路402包括多个二极管。第一电压钳位电路402和晶体管pm4串联连接在节点cfh和第三开关sw3的体端子之间。
106.第二电压钳位电路404包括多个二极管。第二电压钳位电路404和晶体管pm2并联连接在输入电压总线vin和节点fnw之间。增加晶体管pm2，以便将驱动器的电源电压总线与输入电压总线vin隔离。如图4所示，驱动器的电源电压总线表示为fnw。
107.第三电压钳位电路406包括多个二极管。第三电压钳位电路406和晶体管pm5串联连接在电源电压总线fnw和控制逻辑地fgnd之间。
108.分别通过控制晶体管pm4和晶体管pm5以激活第一电压钳位电路402和第三电压钳位电路406。当启用(或接通)栅极驱动器时，晶体管pm4和晶体管pm5关断，以便使钳位电路脱离正常操作。当禁用(或关断)驱动器时，晶体管pm4和晶体管pm5接通，以使得驱动器两端
的轨到轨电压(例如，电源电压总线fnw-控制逻辑地fgnd)不会超过第三电压钳位电路406的触发电压。在因为系统中发生任何故障而导致节点cfh短接到输入电压总线vin时的情况下，第三开关sw3的漏极-体电压不会超过它的安全操作区域。
109.图5示出本发明实施例提供的如图4所示的电压钳位电路的两种备选实现方案。如图4所示的电压钳位电路可以有多种实现，其中图5中示出两种备选的实现方案。串联设置在钳位电路中的器件的数量可基于特定的soa值改变。例如，对于在如图4所示的栅极驱动器中使用的5v器件，钳位电路可包括如图4-5所示的串联连接的三个二极管或mos晶体管。另一方面，对于1.8v器件，串联的二极管或mos晶体管的数量可减少到1个或2个。
110.如图5所示，电压钳位电路502包括串联连接在阳极和阴极之间的三个p-型晶体管m1、m2和m3。这三个p-型晶体管中的每个p-型晶体管都配置为二极管。特别地，如图5所示，每个晶体管的栅极直接连接到它的漏极。这三个p-型晶体管相当于串联连接的三个二极管(例如，如图4所示的第一电压钳位电路402)。
111.电压钳位电路504包括串联在阳极和阴极之间的三个n-型晶体管m4、m5和m6。这三个n-型晶体管中的每个n-型晶体管都配置为二极管。特别地，如图5所示，每个晶体管的栅极直接连接到它的漏极。这三个n-型晶体管相当于串联连接的三个二极管(例如，如图4所示的第一电压钳位电路402)。
112.图6示出本发明实施例提供的如图4所示的栅极驱动器的时序图。图6的水平轴表示时间间隔。有13个垂直轴。第一个垂直轴表示故障信号(fault)。第二个垂直轴表示启用信号(en_lv)。第三个垂直轴表示栅极驱动信号(fet_on_lv)。第四个垂直轴表示晶体管nm1的开/关状态(逻辑高状态表示晶体管nm1接通)。第五个垂直轴表示晶体管pm1的开/关状态(逻辑高状态表示晶体管pm1接通)。第六个垂直轴表示晶体管nm2的开/关状态(逻辑高状态表示晶体管nm2接通)。第七个垂直轴表示晶体管pm2的开/关状态(逻辑高状态表示晶体管pm2接通)。第八个垂直轴表示晶体管nm3的开/关状态(逻辑高状态表示晶体管nm3接通)。第九个垂直轴表示晶体管pm3的开/关状态(逻辑高状态表示晶体管pm3接通)。第十个垂直轴表示晶体管nm4的开/关状态(逻辑高状态表示晶体管nm4接通)。第十一个垂直轴表示晶体管pm4的开/关状态(逻辑高状态表示晶体管pm4接通)。第十二个垂直轴表示晶体管nm5的开/关状态(逻辑高状态表示晶体管nm5接通)。第十三个垂直轴表示晶体管pm5的开/关状态(逻辑高状态表示晶体管pm5接通)。
113.在图6中，对于晶体管nm1-nm5和pm1-pm5，逻辑高状态表示对应的晶体管接通。逻辑低状态表示对应的晶体管关断。故障信号的上升沿指示系统中发生故障。
114.在时刻t1，将启用信号en_lv的上升沿施加到栅极驱动器。启用信号的逻辑高状态指示开关电容功率转换器准备好接通。响应于启用信号en_lv的上升沿，晶体管nm2、晶体管pm2和晶体管pm3接通。返回参考图4，在晶体管nm2接通之后，输出电压总线vout连接到控制逻辑地fgnd。在晶体管pm2接通之后，栅极驱动器的电源电压总线连接到输入电压总线vin。在晶体管pm3接通之后，第三开关sw3的体端子连接到第三开关sw3的源极。此时，开关电容功率转换器已做好接通的准备。
115.在预设的延迟时长之后，在时刻t2，将栅极驱动信号fet_on_lv的上升沿施加到第三开关sw3的栅极驱动器。栅极驱动信号fet_on_lv的逻辑高状态指示对第三开关sw3的栅极施加高的栅极驱动电压，并且响应于该高的栅极驱动电压而接通第三开关sw3。如图6所
示，响应于栅极驱动信号fet_on_lv的上升沿，晶体管nm2、晶体管pm2和晶体管pm3保持接通，并且接通晶体管pm1。在接通晶体管pm1之后，对第三开关sw3的栅极施加高的栅极驱动电压，从而可相应地接通sw3。
116.在时刻t3，将栅极驱动信号fet_on_lv的下降沿施加到第三开关sw3的栅极驱动器。栅极驱动信号fet_on_lv的逻辑低状态指示对第三开关sw3的栅极施加低的栅极驱动电压，并且响应于该低的栅极驱动电压而关断第三开关sw3。如图6所示，响应于栅极驱动信号fet_on_lv的下降沿，晶体管nm2、晶体管pm2和晶体管pm3保持接通，并接通晶体管nm1。在接通晶体管nm1之后，第三开关sw3的栅极短接至第三开关sw3的源极，从而相应地关断第三开关sw3。
117.在从时刻t4到时刻t5的期间，晶体管的开/关状态与在从时刻t2到时刻t3的期间的开/关状态类似，这里不再赘述。在时刻t6，对栅极驱动器施加启用信号en_lv的下降沿。启用信号en_lv的逻辑低状态表示开关电容功率转换器准备好关断。如图6所示，响应于启用信号en_lv的下降沿，关断晶体管nm1、晶体管pm1、晶体管nm2、晶体管pm2和晶体管pm3，并接通晶体管nm3、晶体管nm4、晶体管pm4、晶体管nm5和晶体管pm5。
118.在关断晶体管nm2之后，控制逻辑地fgnd与输出电压总线vout断开连接。在关断晶体管pm3之后，第三开关sw3的体端子与第三开关sw3的源极断开连接。在关断晶体管pm2之后，驱动器的电源电压总线与输入电压总线vin断开连接。
119.在接通晶体管nm5之后，第三开关sw3的栅极下拉至系统地。在接通晶体管pm5之后，驱动器两端的轨到轨电压(电源电压总线fnw-控制逻辑地fgnd)钳位至低于第三电压钳位电路406的触发电压的电压电平。在接通晶体管pm4之后，第三开关sw3的漏极-体电压不超过第三开关sw3的soa。在接通晶体管nm3之后，第三开关sw3的体端子下拉至系统地。在接通晶体管nm4之后，控制逻辑地fgnd下拉至系统地。
120.图7示出本发明实施例提供的在开关电容功率转换器中检测到故障之后栅极驱动器的时序图。图7的水平轴表示时间间隔。有13个垂直轴。第一个垂直轴表示故障信号(fault)。第二个垂直轴表示启用信号(en_lv)。第三个垂直轴表示栅极驱动信号(fet_on_lv)。第四个垂直轴表示晶体管nm1的开/关状态。第五个垂直轴表示晶体管pm1的开/关状态。第六个垂直轴表示晶体管nm2的开/关状态。第七个垂直轴表示晶体管pm2的开/关状态。第八个垂直轴表示晶体管nm3的开/关状态。第九个垂直轴表示晶体管pm3的开/关状态。第十个垂直轴表示晶体管nm4的开/关状态。第十一个垂直轴表示晶体管pm4的开/关状态。第十二个垂直轴表示晶体管nm5的开/关状态。第十三个垂直轴表示晶体管pm5的开/关状态。在图7中，对于晶体管nm1-nm5和pm1-pm5，逻辑高状态表示对应的晶体管接通。逻辑低状态表示对应的晶体管关断。
121.如图7所示的时序图与如图6所示的时序图类似，其在本领域技术人员容易理解的范围内，这里不再赘述。但需要注意的是，如图7所示的时序图与如图6所示的时序图的不同之处在于，在检测到故障(故障信号的上升沿)之后，且在对驱动器施加禁用信号之前，驱动器便进入到关闭状态。
122.尽管详细描述了本公开的实施例和它的优点，但是应了解，在不偏离由随附权利要求定义的本公开的精神和范围的情况下，可在本文中进行各种改变、替换和变更。
123.此外，不希望将本技术的范围局限于本说明书中描述的过程、机器、制造、物质组
成、方式、方法和步骤的特定实施例。本领域技术人员将从本公开的公开内容中容易地明白，根据本公开，可利用目前现有或稍后开发的用于与本文中描述的对应实施例执行大体上相同的功能或实现大体上相同的结果的过程、机器、制造、物质组成、方式、方法或步骤。因此，希望随附权利要求在它们的范围内包含此类过程、机器、制造、物质组成、方式、方法或步骤。